衛(wèi)星信道高動態(tài)時延與多普勒模擬系統(tǒng)的研究與設計

鮑大志，邢斯瑞，刁國影，陳 悅

(長光衛(wèi)星技術有限公司，吉林 長春 130102)

在衛(wèi)星通信系統(tǒng)研發(fā)和測試階段，需要分析衛(wèi)星在軌的實際通信性能. 對于衛(wèi)星通信來說，實際環(huán)境的信道測試難以實現(xiàn)，需要借助信道模擬系統(tǒng)進行測試. 隨著軟件無線電技術的成熟，信道模擬器普遍采用軟件無線電技術實現(xiàn)[1，2].

衛(wèi)星信道受自由空間損耗、 時延、 多普勒頻移、 陰影、 多徑等多種因素影響. 其中針對陰影，多徑等因素目前已研發(fā)出多種描述模型. 但針對目前最為熱點的低軌通信衛(wèi)星，由于通信仰角相對較高，相比于陰影、 多徑等因素，高動態(tài)的時延和多普勒對信道特性具有更為普遍的影響，但目前針對時延多普勒特性高動態(tài)實時模擬的相關研究較少[3-5]. 由于衛(wèi)星高速運動且通信距離遠的特點，使得衛(wèi)星信道時延與多普勒呈現(xiàn)高動態(tài)范圍，且快速變化，這種影響在低軌衛(wèi)星上尤其明顯. 高動態(tài)特性對衛(wèi)星通信性能和導航測距等有較大影響[6，7]. 信道模擬系統(tǒng)可以通過先進先出(FIFO)的存儲器模擬固定的通信時延，需要的存儲器規(guī)模與采樣率和最大時延量成正比. 針對信號發(fā)生器可利用數(shù)控振蕩器(NCO)調整信號發(fā)送速率，模擬高動態(tài)時延變化； 通過載波NCO完成多普勒頻率控制[8]. 而對于信道模擬器，由于信號形式未知，上述時延控制方法無法使用，需要對時延直接控制. 本文結合存儲器控制，可變分數(shù)時延濾波器，數(shù)字NCO等技術，利用軟件無線電實現(xiàn)了衛(wèi)星信道靜態(tài)時延模擬、 高動態(tài)時延和多普勒的聯(lián)合實時模擬，并對系統(tǒng)功能進行了驗證.

1 系統(tǒng)模型

提出的衛(wèi)星信道高動態(tài)時延與多普勒模擬系統(tǒng)模型如圖1所示. 射頻輸入信號經過下變頻和模數(shù)(AD)變換模塊之后，輸出數(shù)字基帶信號，在FPGA當中完成時延和多普勒特性的實時生成，再經過數(shù)模(DA)變換和上變頻模塊變換，實現(xiàn)射頻信號輸出.

圖1 系統(tǒng)架構Fig.1 System architecture

FPGA中集成了靜態(tài)時延控制、 動態(tài)時延控制以及多普勒頻移模擬控制模塊. 靜態(tài)時延控制模塊實現(xiàn)FPGA和DRAM之間的數(shù)據(jù)交換，實現(xiàn)固定延遲. 動態(tài)時延控制模塊從上位機參數(shù)控制模塊實時接收時延變化量，計算實時時延，實現(xiàn)實時時延控制. 多普勒頻移模擬模塊從上位機接收實時多普勒頻移量，實現(xiàn)實時多普勒實時模擬. 上位機參數(shù)控制模塊提供輸入頻點，輸出頻點，固定時延參數(shù)，實時時延變化量和多普勒頻移量等參數(shù)信息，并傳輸?shù)紽PGA模塊當中.

2 靜態(tài)大規(guī)模時延

信號時延即對信號進行一段時間的緩存后再輸出，需要FIFO存儲器來實現(xiàn). 時延越大，信號采樣率越高，則需要的存儲器容量則越大. 為了滿足大范圍時延的要求，選擇DRAM存儲器實現(xiàn)和FPGA的交互. DRAM具有存儲空間大，成本低的特點. 但從DRAM存儲器讀取數(shù)據(jù)具有不固定的延時，并且DRAM存儲器讀寫不能同時進行.

對于DRAM中的數(shù)據(jù)，按照地址進行連續(xù)讀寫，到達末尾地址后繞回到首地址，從而實現(xiàn)FIFO結構； 對DRAM采取數(shù)據(jù)請求和獲取的分級形式對數(shù)據(jù)進行緩存，克服讀取延時不確定性； 通過高速時鐘(高于二倍采樣時鐘)進行讀寫周期切換，并利用FIFO緩存控制讀寫速度，從而達到等價于讀寫同時進行的效果. 在時鐘周期分配部分，首先寫入N個周期，然后讀取N個周期，再次寫入N個周期，然后讀取N個周期……. 通過選擇合適的N值，降低頻繁的讀寫切換導致的數(shù)據(jù)吞吐量降低問題.

具體流程如圖2 所示： 建立FIFO 1和FIFO 2，F(xiàn)IFO 1中存儲數(shù)字信號輸入； FIFO 2中存儲DRAM輸出的數(shù)字信號并輸出給后續(xù)模塊處理. 通過判斷FIFO中數(shù)據(jù)存儲情況，控制DRAM讀寫速度，由于讀取的延時性，進行DRAM數(shù)據(jù)請求時，應該保證FIFO 2中留有一定空間余量，余量應大于DRAM最大的讀取延遲周期數(shù).

圖2 靜態(tài)時延控制原理Fig.2 Principle of static delay control

3 多普勒頻移模擬

對于數(shù)字IQ調制信號

s(n)=I(n)+jQ(n),

(1)

式中：I(n)為同向路信號；Q(n)為正交路信號. 要對s(n)進行頻率f的變頻，則

s′(n)=s(n)ej2πfn=

I(n)cos(2πfn)-Qsin(2πfn)+

j[I(n)sin(2πfn)+Q(n)cos(2πfn)].

(2)

令θ(n)為正弦信號的相位信息，則

(3)

式中：fs為采樣頻率，n為采樣周期計數(shù). 利用式(3) 可計算實時相位信息，根據(jù)相位信息，查詢存儲器中的正弦函數(shù)表得到對應的正余弦值. 然后利用式(2)中的乘法器結構，完成數(shù)字變頻，實現(xiàn)多普勒模擬.

4 精確時延控制

利用FIFO結構實現(xiàn)信號時延，時延分辨率為采樣周期Ts. 為了獲得更高的時延分辨率，本文基于最小二乘法設計了分數(shù)時延濾波器，在濾波器階數(shù)固定的情況下，可保證整個通帶內時延誤差最小化，最大化利用信道模擬器的采樣帶寬. 為實現(xiàn)時延實時可變，濾波器采用Farrow結構實現(xiàn)，對于不同的時延輸入值，濾波器系數(shù)不需要進行重新計算.

簡要介紹分數(shù)時延濾波器設計方法如下,詳細推導過程可參考相關文獻[9，10].Hid(ejω)為理想分數(shù)時延濾波器頻率響應，H(ejω)為分數(shù)時延濾波器實際頻率響應，設D為時延系數(shù)，例如D=0.3則代表延遲0.3個采樣周期，則

Hid(ejω)=e-jωD.

(4)

考慮通帶內誤差最小化，令通帶為[0,aπ]，在整個通帶范圍內，頻率響應誤差函數(shù)

hTPh-2hTQ+m,

(5)

式中：h為時域沖激響應系數(shù)向量.

在式(5)中，對hT求偏導，使得導數(shù)為0得到誤差最小值，于是

h=P-1Q.

(6)

計算可得

asinc[a(k-l)],

(7)

asinc[a(i-D)].

(8)

FARROW架構濾波器實現(xiàn)：

分數(shù)時延濾波器延時系數(shù)為D，濾波器的傳遞函數(shù)定義為

(9)

用M階多項式進行擬合

(10)

根據(jù)式(9)，式(10)，有

(11)

(12)

Gm(z)可以看成子濾波器的傳遞函數(shù)，整個濾波器結構如圖3 所示.

圖3 FARROW結構濾波器Fig.3 Farrow structure filter

本文采用3階多項式擬合的32階濾波器，通帶歸一化頻率a=0.8，濾波器的幅頻特性曲線和時延特性如圖4、 圖5 所示，時延以采樣周期(sample)為單位：

圖4 幅頻特性圖Fig.4 Amplitude-frequency characteristic diagram

圖5 時延特性圖Fig.5 Delay characteristic diagram

通帶內最大幅度誤差不超過0.001，通帶內最大時延誤差不超過0.000 1.

5 動態(tài)時延控制

在實際的衛(wèi)星通信當中，發(fā)射機和接收機之間的位置關系持續(xù)變化，所以，時延也是動態(tài)變化的，需要對時延進行動態(tài)連續(xù)控制. 控制方式如圖2 所示：

FIFO 2中緩存輸入數(shù)據(jù)(即靜態(tài)時延控制模塊中的FIFO 2)，F(xiàn)IFO 3中緩存輸出數(shù)據(jù). 整個循環(huán)以略高于采樣頻率的時鐘運行，循環(huán)時鐘頻率越高，則能達到的時延變化率越高，而時延變化率取決于衛(wèi)星徑向飛行速度與光速的比，由于衛(wèi)星飛行速度遠低于光速，所以循環(huán)運行時鐘略高于采樣時鐘即可，保證在后續(xù)處理中以采樣速率讀取FIFO 3中數(shù)據(jù)情況下不會讀空. 具體步驟如圖6 所示.

圖6 動態(tài)時延控制原理Fig.6 Dynamic delay control principle

步驟 1) 判斷FIFO 2中待讀取的數(shù)據(jù)是否充足，如果是，則執(zhí)行步驟2)，如否，執(zhí)行步驟1)；

步驟 2) 判斷FIFO 3中待寫入的數(shù)據(jù)是否充足，如果是，則執(zhí)行步驟3)，如否，執(zhí)行步驟1)；

步驟 3) 所述動態(tài)時延控制單元進行動態(tài)時延處理，并將動態(tài)時延處理后的數(shù)據(jù)寫入FIFO 3，返回步驟1).

動態(tài)時延處理部分利用了上文設計的分數(shù)時延濾波器：

假設第n個輸出時刻的時延為Td(n)，采樣周期為Ts，令

(13)

令ΔTd(n)為第n個輸出時刻到n+1個采樣時刻的時延變化量，設

(14)

則td(n+1)=td(n)+Δt(n).

(15)

對td(n)進行拆分，令

td(n)=md(n)+kd(n),

(16)

式中：md(n)為td(n)的整數(shù)部分；kd(n)為td(n)的小數(shù)部分，因為分數(shù)時延濾波器的時延范圍為 [-0.5,0.5]，所以令-0.5

md(n+1)=

(17)

kd(n+1)=

(18)

當md(n+1)=md(n)時，從FIFO 2中讀取數(shù)據(jù)輸入分數(shù)時延濾波器，分數(shù)時延值設為kd(n)，分數(shù)時延濾波器輸出數(shù)據(jù)；

當md(n+1)=md(n)+1時，不向分數(shù)時延濾波器輸入新的數(shù)據(jù)，分數(shù)時延值設為kd(n)，分數(shù)時延濾波器輸出數(shù)據(jù)；

當md(n+1)=md(n)-1時，連續(xù)兩周期從FIFO 2數(shù)據(jù)輸入分數(shù)時延濾波器后，分數(shù)時延值設為kd(n)，分數(shù)時延濾波器輸出數(shù)據(jù).

6 上位機參數(shù)控制

上位機參數(shù)控制單元向下位機傳遞的一次性參數(shù)包括DRAM初始延遲周期n0，分數(shù)時延濾波器初始時延值k0，實時參數(shù)包括多普勒頻移模擬單元中的數(shù)字變頻器的變頻參數(shù)d(n)，動態(tài)時延控制單元中的時延變化量相對值Δt(n)，其中n為采樣周期計數(shù).

對于確定的傳輸環(huán)境，設初始時刻傳播時延值T0，扣除信道模擬器各部分處理的固定時延Tf，得到

T0-Tf=n0Ts+k0-0.5

(19)

式中：Ts為采樣周期，由式(19)可計算n0和k0值.

(20)

設fs為采樣頻率，數(shù)字變頻器在第n個輸出周期的變頻參數(shù)輸入可設定為

(21)

ΔTd(n)為時延變化量，fd(n)為多普勒值，兩個參數(shù)成正比，設f為通信頻率

(22)

可根據(jù)多普勒變化值計算時延變化量，動態(tài)時延控制及多普勒頻移模擬控制模塊實時傳遞參數(shù).

7 性能驗證

系統(tǒng)時延和多普勒特性難以直接測試，這給系統(tǒng)的驗證帶來了困難. 本文通過測距系統(tǒng)，間接對系統(tǒng)的靜態(tài)時延特性進行驗證. 構建直接序列擴頻收發(fā)信機，通過擴頻接收機的鎖相環(huán)和碼環(huán)分別對動態(tài)時延和多普勒功能進行了驗證.

7.1 靜態(tài)時延驗證

系統(tǒng)信號處理存在固有時延，固定延時模塊時延也會因為采樣時鐘偏差和理想結果存在誤差，通過配有精確時鐘的測距系統(tǒng)，可以對系統(tǒng)時延特性進行測量，從而完成時延特性的校準和性能檢驗. 本文采用了側音測距系統(tǒng)進行功能驗證[11].

由于系統(tǒng)數(shù)據(jù)處理需要一定時間，延遲的采樣點數(shù)不能無限小，令靜態(tài)時延控制模塊延遲點數(shù)分別取30 000，100 000，1 000 000，2 000 000，3 000 000，4 000 000，采樣率120 MHz，每個延遲點數(shù)利用側音測距系統(tǒng)分別進行10次時延測量，根據(jù)測量結果，采用最小二乘法，對系統(tǒng)實際時延性能進行擬合，如圖7 所示，得到擬合方程為

圖7 靜態(tài)延遲最小二乘擬合圖Fig.7 Static delay least squares fitting diagram

Dr=1.000 003 047 5Di+4.092 9*10-6,

(23)

式中：Dr為系統(tǒng)實際時延；Di為理論時延.

7.2 動態(tài)多普勒和時延驗證

動態(tài)特性利用鎖相環(huán)和碼環(huán)驗證[12]. 利用鎖相環(huán)可以跟蹤相位變化，鎖相環(huán)生成的載波可以驗證系統(tǒng)的實時多普勒頻率模擬性能. 在時延實時快速變化條件下，時延的實時值難以直接監(jiān)測，但是時延變化將導致信號符號速率發(fā)生變化

(24)

符號速率變化量Δp，多普勒頻移量fd，時延變化量ΔT3者成正比關系. 而對于直接序列擴頻信號，利用碼環(huán)可以實時跟蹤符號速率的變化，從而可以驗證系統(tǒng)動態(tài)時延控制功能. 碼環(huán)的具體形式如圖8 所示.

圖8 碼環(huán)原理圖Fig.8 Code tracking loop schematic diagram

利用偽碼生成器生成超前、 即時、 滯后3組偽碼，分別對輸入數(shù)據(jù)進行解擴并對解擴后的信號進行積分，利用超前滯后兩組偽碼的積分結果進行鑒相，鑒相結果經過環(huán)路濾波器后利用碼NCO調整偽碼速率，使得偽碼速率和輸入數(shù)據(jù)速率匹配. 因此，在碼環(huán)結構中可以通過監(jiān)控碼NCO得到符號速率的變化情況，從而驗證系統(tǒng)延時的動態(tài)變化情況.

本文選擇了BPSK調制方式的直列擴頻收發(fā)信機進行功能驗證，符號速率4.096 kbps，碼速率3.069 Mbps，擴頻碼長度1 023. 分別選擇常量和線性變化兩種形式的多普勒和時延變化形式，得到鎖相環(huán)和碼環(huán)的跟蹤結果，如圖9，圖10 所示.

圖9 多普勒偏移對比圖Fig.9 Doppler frequency shift comparison diagram

圖10 符號速率偏移對比圖Fig.10 Comparison diagram of symbol rate deviation

跟蹤結果和理論值趨勢一致，系統(tǒng)有效實現(xiàn)了多普勒頻率和時延的實時動態(tài)模擬.

8 結 論

時延和多普勒特性是衛(wèi)星信道的重要特征，在衛(wèi)星通信系統(tǒng)設計當中需要重點考慮. 本文給出了一種實現(xiàn)信道時延和多普勒特性模擬的有效方法，可以實現(xiàn)大范圍高精度的時延模擬，并可以實現(xiàn)時延和多普勒的實時動態(tài)控制. 同時，本文給出了系統(tǒng)的測試方案，證明系統(tǒng)的有效性. 本文的衛(wèi)星信道時延與多普勒模擬系統(tǒng)可以用于衛(wèi)星通信，導航等系統(tǒng)的測試當中.