基于Cadence的CMOS反相器的特性分析與仿真

錢 香，陸亞青

（無錫科技職業(yè)學院，江蘇 無錫 214028）

0 引 言

CMOS電路是同時采用NMOS管和PMOS管構(gòu)成的一種電路，這種電路的優(yōu)點是結(jié)構(gòu)簡單且規(guī)則，靜態(tài)功耗非常小，所以在大規(guī)模和超大規(guī)模集成電路中用的較多[1]。CMOS反相器是靜態(tài)CMOS邏輯電路的基本單元之一，下面先分析CMOS反相器的工作原理，再輔以軟件仿真，分析其直流特性和瞬態(tài)特性[2,3]。

1 CMOS反相器的設(shè)計

文中設(shè)計的CMOS反相器中，NMOS管寬長比為2，PMOS管寬長比為5，輸入信號為Vin，輸出信號為Vout。輸入低電平時，NMOS管截止，PMOS管導(dǎo)通，輸出為高電平，輸入高電平時，NMOS管導(dǎo)通，PMOS管截止，輸出為低電平[4,5]。CMOS反相器的輸出電壓在0～VDD之間，是一種無比電路。

2 CMOS反相器的直流特性

直流輸入下，CMOS反相器輸出電壓隨輸入電平的變化關(guān)系即直流電壓傳輸特性[6-8]。輸入信號Vin從0增加到VDD，NMOS管一開始工作于截止區(qū)，然后進入飽和區(qū)，最后進入非飽和區(qū)。PMOS一開始工作于非飽和區(qū)，然后進入飽和區(qū)，最后進入截止區(qū)[1]。結(jié)合MOS管工作區(qū)域的條件，將輸入信號用線段表示，并在線段上將MOS管的工作區(qū)標注出來，如圖1所示。Vit是反相器電壓傳輸特性中輸入和輸出相等時對應(yīng)的輸入信號電壓值，叫轉(zhuǎn)換電平，也是CMOS反相器輸出發(fā)生明顯變化的轉(zhuǎn)折點[7]。

圖1 MOS管工作區(qū)域

設(shè)置CMOS反相器電源電壓為5 V，對輸入信號進行DC掃描，掃描范圍為0～5 V，得到CMOS反相器的直流電壓傳輸特性曲線如圖2所示。從圖中可以看出，輸入電壓較小時輸出電壓為5 V，輸入電壓較大時輸出電壓為0 V。輸入信號等于Vit時，理想情況下輸出電壓直線下降，實際情況下由于溝道長度調(diào)制效應(yīng)等原因，是一段變化很陡的曲線。

圖2 CMOS反相器的直流電壓傳輸特性曲線

3 CMOS反相器的瞬態(tài)特性

在輸入階躍波的條件下，反相器的瞬態(tài)特性可以用反相器的上升時間和下降時間來表示。上升時間tr定義為使反相器的輸出電平從0.1VDD上升到0.9VDD所需要的時間，下降時間tf定義為輸出電平從0.9VDD下降到0.1VDD所需要的時間。設(shè)置圖1的CMOS反相器電源電壓為5 V，輸出端增加一個2 pF的負載電容，輸入信號設(shè)置為周期為1 μs的方波，對電路進行瞬態(tài)仿真，得到CMOS反相器的瞬態(tài)特性曲線。由瞬態(tài)特性曲線可知輸入信號為高電平時輸出為低電平，輸入信號為低電平時輸出為高電平，電路實現(xiàn)反相的功能。由CMOS反相器的電路圖分析可以得到，在輸出高電平狀態(tài)或輸出低電平狀態(tài)時，CMOS反相器中只有一個MOS晶體管導(dǎo)通，理論上不存在直流導(dǎo)通電流，沒有靜態(tài)功耗，這是CMOS電路的最大優(yōu)點[9,10]。

根據(jù)上升時間和下降時間的定義，可以得到上升時間和下降時間的表達式分別為：

從表達式中可得，上升時間和下降時間與負載電容的大小、MOS管寬長比的大小有關(guān)[1]。改變電路中的參數(shù)分別進行仿真，結(jié)果記錄如表1所示。

一般在設(shè)計反相器時要求輸出波形對稱，即上升時間和下降時間相等。從表1的數(shù)據(jù)分析可以得到，當NMOS管寬長比為2，PMOS管寬長比為5時，CMOS反相器的上升時間和下降時間近似相等。在負載電容不變的情況下，上升時間隨PMOS管寬長比的增大而減小，而下降時間隨NMOS管寬長比的增大而減小。

4 結(jié) 論

本文用Cadence設(shè)計了一個對稱型CMOS反相器，并對電路進行了直流特性和瞬態(tài)特性仿真，驗證了上升時間、下降時間與負載電容的大小、MOS管寬長比的大小有關(guān)，且PMOS管寬長比影響上升時間的大小，NMOS管寬長比影響下降時間的大小。CMOS反相器是靜態(tài)CMOS邏輯電路中的基本單元之一，理解其工作原理及特性對設(shè)計其他靜態(tài)CMOS邏輯電路起到至關(guān)重要的作用。