基于FPGA及以太網(wǎng)技術(shù)的數(shù)據(jù)傳輸模塊設(shè)計(jì)

呂麒鵬，劉 鵬，武 杰

(中國(guó)電子科技集團(tuán)公司第二研究所，山西 太原 030024)

在信息化社會(huì)高速發(fā)展過(guò)程中，數(shù)據(jù)的高速處理傳輸及顯示已經(jīng)從與人息息相關(guān)的生活等消費(fèi)應(yīng)用向工業(yè)應(yīng)用中滲透。隨著寬帶互聯(lián)網(wǎng)的發(fā)展及電子制造裝備智能化、信息化的進(jìn)程推進(jìn)中，工業(yè)工藝數(shù)據(jù)內(nèi)容的處理傳輸顯示已經(jīng)逐漸占據(jù)當(dāng)前工業(yè)信息主流。與傳統(tǒng)電子設(shè)備利用本身的控制器進(jìn)行數(shù)據(jù)處理相比，采用FPGA及以太網(wǎng)技術(shù)能夠更加有效率的完成數(shù)據(jù)的再次利用，并將成為工業(yè)應(yīng)用的下一次焦點(diǎn)。本設(shè)計(jì)采用系統(tǒng)集成的方式進(jìn)行，硬件包括工控機(jī)本身攜帶的DVI接口模塊、自主設(shè)計(jì)的USB模塊、自主設(shè)計(jì)的FPGA控制模塊、自主設(shè)計(jì)的以太網(wǎng)接口模塊和電源復(fù)位模塊等，其中以性價(jià)比最高的CycloneIII系列的EP3C5E144型號(hào)FPGA作為控制模塊作為核心部分，在軟件設(shè)計(jì)方面使用Verilog HDL語(yǔ)言程序進(jìn)行編寫。

1 系統(tǒng)基本組成

該系統(tǒng)通過(guò)工控機(jī)及工控機(jī)的DVI接口、以太網(wǎng)模塊、FPGA模塊及存儲(chǔ)模塊組成，如圖1所示。

1) 工控機(jī)自帶的DVI接口為系統(tǒng)提供穩(wěn)定的信號(hào)源[1]。

2) 控制主單元通過(guò)采用FPGA技術(shù)控制。

3) 通過(guò)以太網(wǎng)傳輸技術(shù)完成數(shù)據(jù)的穩(wěn)定性傳輸和抗干擾傳輸。

圖1 系統(tǒng)基本框圖

2 USB接口電路設(shè)計(jì)

該電路用于將工控機(jī)、顯示屏控制軟件、顯示屏進(jìn)行相互連接并實(shí)現(xiàn)參數(shù)傳遞及初始化操作。采用FT245BL這種專用的USB接口芯片進(jìn)行設(shè)計(jì)[2]。USB接口模塊具有發(fā)送功能和接收功能兩種。發(fā)送部分將接收到的數(shù)據(jù)幀轉(zhuǎn)化為并行數(shù)據(jù)之后傳輸給FPGA，同時(shí)FPGA通過(guò)外部的EEPROM將接收到的數(shù)據(jù)存儲(chǔ)，同時(shí)驅(qū)動(dòng)顯示屏進(jìn)行掃描顯示。

3 DVI接收電路

DVI模塊電路以TI公司TFP201A作為專用的解碼芯片，完成TMDS信號(hào)的接收。通過(guò)對(duì)所接收的信息進(jìn)行解碼并轉(zhuǎn)換為24位的并行數(shù)字像素?cái)?shù)據(jù)，進(jìn)而通過(guò)本次設(shè)計(jì)的FPGA模塊進(jìn)行相應(yīng)數(shù)據(jù)處理。TFP201A提供兩組TMDS連接，它兼容DVI1.0規(guī)范[3]，通過(guò)對(duì)TMDS終端匹配電阻、TMDS解碼、數(shù)據(jù)同步及恢復(fù)、輸出接口、鎖相環(huán)、TMDS終端匹配電阻等部分，主頻最高可達(dá)110MHz。

4 FPGA控制單元設(shè)計(jì)

FPGA控制單元的硬件結(jié)構(gòu)如圖2所示，主要包括FPGA芯片、SDRAM芯片、FLASH芯片、EEPROM芯片和JTAG接口等部分。為了實(shí)現(xiàn)電子工藝裝備中大量工藝數(shù)據(jù)的實(shí)時(shí)控制及處理，采用FPGA作為模塊的核心芯片設(shè)計(jì)的模塊作為系統(tǒng)的核心處理單元。FPGA控制模塊針對(duì)發(fā)送部分和接收部分通過(guò)Verilog HDL架構(gòu)采取一致的硬件結(jié)構(gòu)。發(fā)送部分的FPGA控制模塊將DVI接收部分傳輸過(guò)來(lái)的并行數(shù)據(jù)進(jìn)行內(nèi)部數(shù)字壓縮，依據(jù)IEEE802.3以太網(wǎng)幀格式的方式編碼成符合要求的數(shù)據(jù)[4]，并從以太網(wǎng)接口傳輸至接收部分；接收部分的FPGA控制模塊將接收到的數(shù)據(jù)依據(jù)規(guī)則進(jìn)行解碼，并從以太網(wǎng)接口將相應(yīng)的數(shù)據(jù)進(jìn)行實(shí)時(shí)顯示。

圖2 FPGA控制單元硬件結(jié)構(gòu)圖

顯示屏的設(shè)置參數(shù)通過(guò)EEPROM實(shí)現(xiàn)存儲(chǔ)，通過(guò)系統(tǒng)的上電初始化階段，F(xiàn)PGA控制顯示屏顯示實(shí)時(shí)調(diào)用EEPROM中的參數(shù)；工控機(jī)與通過(guò)USB接口實(shí)現(xiàn)對(duì)EEPROM內(nèi)的參數(shù)進(jìn)行實(shí)時(shí)修改。

EEPROM存儲(chǔ)單元的設(shè)計(jì)中采用了ATMEL公司的AT24C02，大小為2kB，其硬件連接如圖3所示。其中SDA為芯片的數(shù)據(jù)信號(hào)，SCL為芯片的時(shí)鐘信號(hào)[5]，在芯片引腳內(nèi)部電路本身都通過(guò)漏極開路輸出，根據(jù)使用原則加一個(gè)4.7k上拉電阻。

圖3 AT24C02硬件連接圖

5 以太網(wǎng)接口電路

本設(shè)計(jì)完成數(shù)據(jù)的高速傳輸，采用以芯片RTL8212設(shè)計(jì)的應(yīng)用千兆以太網(wǎng)收發(fā)器提供以太網(wǎng)物理層接口。部分?jǐn)?shù)據(jù)鏈路層功能采用FPGA實(shí)現(xiàn)，兩路獨(dú)立的千兆以太網(wǎng)通道在RTL8212內(nèi)部集成，10Base-T、100Base-T、和1000Base-T等標(biāo)準(zhǔn)可以通過(guò)五類雙絞線在以太網(wǎng)的全部物理層功能上實(shí)現(xiàn)，對(duì)GM II、RSGMII、RGM II等多種以太網(wǎng)物理層接口支持[6]。

在數(shù)據(jù)發(fā)送時(shí)，F(xiàn)PGA發(fā)出的并行總線數(shù)據(jù)由RTL8212進(jìn)行接收，并將接收的數(shù)據(jù)轉(zhuǎn)化為串行數(shù)據(jù)流，將數(shù)據(jù)流再按照物理層的編碼規(guī)則編碼，再將數(shù)據(jù)以模擬差分信號(hào)的形式發(fā)送到以太網(wǎng)；接收數(shù)據(jù)時(shí)則反之。另外，RTL8212可以實(shí)現(xiàn)CSMA/CD(載波偵聽(tīng)多路訪問(wèn)/沖突檢測(cè))功能，并對(duì)網(wǎng)絡(luò)上數(shù)據(jù)的傳輸與否進(jìn)行檢測(cè)，如果檢測(cè)到數(shù)據(jù)存在傳輸就等待，如果實(shí)時(shí)檢測(cè)到網(wǎng)絡(luò)存在空閑，在等待一個(gè)隨機(jī)時(shí)間后將數(shù)據(jù)傳送出去，有效避免了網(wǎng)絡(luò)擁塞。

在太網(wǎng)接口電路中，發(fā)送部分和接收部分均提供兩路RJ45以太網(wǎng)連接器，發(fā)送部分可以發(fā)送兩路視頻數(shù)據(jù)，接收部分的一路以太網(wǎng)接口負(fù)責(zé)接收發(fā)送部分發(fā)送的數(shù)據(jù)，另一路將數(shù)據(jù)傳輸?shù)较乱粋€(gè)接收部分，可以實(shí)現(xiàn)接收卡的級(jí)聯(lián)工作并起到中繼轉(zhuǎn)發(fā)的作用。

系統(tǒng)時(shí)鐘選擇25MHz無(wú)源晶振輸入，選擇全雙1000Base-T模式，提供GM II接口[7]。在電路中加入以太網(wǎng)隔離變壓器HST48001，對(duì)設(shè)備進(jìn)行電氣隔離，將雙絞線上的直流信號(hào)隔離掉，防止RTL8212芯片的正常工作受到干擾，進(jìn)一步增強(qiáng)了傳輸?shù)目垢蓴_性。同時(shí)可以對(duì)傳輸信號(hào)進(jìn)行平衡，提高信號(hào)質(zhì)量，使系統(tǒng)能夠滿足傳輸距離的要求。

6 軟件系統(tǒng)

系統(tǒng)的軟件部分主要針對(duì)FPGA控制單元的四個(gè)功能模塊進(jìn)行設(shè)計(jì)，包括以太網(wǎng)控制器模塊、數(shù)據(jù)緩沖模塊、DVI控制模塊、SDRAM控制器模塊進(jìn)行軟件設(shè)計(jì)，其中以太網(wǎng)控制器模塊中，采用八口10/100Mbps以太網(wǎng)收發(fā)器集成芯片RTL8208，8個(gè)物理層的端口芯片集成在該芯片中，這8個(gè)端口可以配置成采用 10/100BASE-TX(雙絞線接口)[8]。根據(jù)以太網(wǎng)芯片傳輸時(shí)序，通過(guò)以太網(wǎng)控制器模塊控制以太網(wǎng)芯片，將數(shù)據(jù)在顯示屏上顯示出來(lái)。

7 結(jié)束語(yǔ)

本設(shè)計(jì)從硬件電路的實(shí)現(xiàn)到軟件模塊的完成，同時(shí)采用FPGA技術(shù)和以太網(wǎng)技術(shù)進(jìn)行關(guān)鍵部分設(shè)計(jì)，有效提升了電子專用設(shè)備在使用過(guò)程中對(duì)數(shù)據(jù)信息的高效處理及對(duì)工藝數(shù)據(jù)的高質(zhì)量及抗干擾實(shí)時(shí)傳輸，通過(guò)從分系統(tǒng)到系統(tǒng)整機(jī)的測(cè)試，最終完成集工控機(jī)、FPGA及以太網(wǎng)一體的電子設(shè)備工藝數(shù)據(jù)處理傳輸模塊設(shè)計(jì)及測(cè)試。