導(dǎo)航接收機(jī)中鑒頻鑒相器的設(shè)計(jì)

張治國，黃海生，李 鑫，黨 成

導(dǎo)航接收機(jī)中鑒頻鑒相器的設(shè)計(jì)

張治國，黃海生，李 鑫，黨 成

（西安郵電大學(xué) 電子工程學(xué)院，西安 710121）

導(dǎo)航接收機(jī)；鎖相環(huán)；鑒頻鑒相器；死區(qū)；低噪聲

0 引言

導(dǎo)航接收機(jī)的靈敏度、首次定位時(shí)間等性能，直接影響著衛(wèi)星通信的質(zhì)量，信號捕獲與跟蹤能力決定了系統(tǒng)的整體性能。鎖相環(huán)（phase locked loop, PLL）頻率綜合器，作為導(dǎo)航接收機(jī)中的關(guān)鍵模塊之一，為接收機(jī)產(chǎn)生本振信號，再與衛(wèi)星信號混頻后，將其下變頻成中頻信號[1]。同時(shí)，PLL的相位噪聲也將隨本振信號傳輸?shù)较乱患夒娐?，降低了中頻信號的載噪比，使得對衛(wèi)星信號跟蹤能力的魯棒性減小[2]。鑒頻鑒相器（phase frequency detector, PFD）能對參考信號和環(huán)路反饋信號的頻率和相位誤差進(jìn)行檢測，并源源不斷地為PLL環(huán)路提供檢測結(jié)果，使得PLL輸出頻率為參考頻率的倍，且相位同步，即產(chǎn)生穩(wěn)定的本振信號。而PFD的死區(qū)，是產(chǎn)生PLL噪聲的主要原因之一，理想的PFD具有無死區(qū)、低噪聲的特點(diǎn)，但在實(shí)際應(yīng)用中，死區(qū)帶來的抖動(dòng)和噪聲，使得PFD的延時(shí)不匹配，周期性的時(shí)鐘信號在過零點(diǎn)時(shí)偏離了理想位置，以及PFD自身的噪聲影響，極大地惡化了頻譜的純度及鎖相環(huán)系統(tǒng)的性能[3]。

文獻(xiàn)[4]采用單相時(shí)鐘結(jié)構(gòu)，設(shè)計(jì)了無反饋路徑的PFD，減小了功耗，提高了工作頻率，然而忽略了在高頻信號的周期遠(yuǎn)小于復(fù)位信號的周期的情況下，會(huì)降低PFD的鑒相范圍，限制了鑒相曲線的線性度。文獻(xiàn)[5]使用基于時(shí)鐘乘法器的PFD，通過在延遲線的輸出信號與參考信號間建立延時(shí)誤差，控制機(jī)制作用于延遲線以減小誤差，進(jìn)而消除靜態(tài)相位偏移，但由于電路增加了乘法器，增大了三位時(shí)間，導(dǎo)致防死區(qū)脈沖過大，延長了鎖定時(shí)間。文獻(xiàn)[6]通過對比三種類型的PFD性能，最終采用了基于觸發(fā)器的PFD，該結(jié)構(gòu)使用較少的晶體管數(shù)量，減小了功耗，縮小了死區(qū)時(shí)間，但由于電路輸出阻抗較小，限制了增益，降低了電路的驅(qū)動(dòng)能力。本文基于以上多種類型的PFD電路的優(yōu)點(diǎn)，在傳統(tǒng)的PFD結(jié)構(gòu)基礎(chǔ)上，改進(jìn)了復(fù)位電路，加入了脈沖寬度可調(diào)節(jié)的延時(shí)單元，對電路性能進(jìn)行優(yōu)化，并對設(shè)計(jì)的主要指標(biāo)進(jìn)行了仿真與對比。本文設(shè)計(jì)了4種不同的復(fù)位延時(shí)，可根據(jù)輸入頻率的變化，選擇合適的復(fù)位延時(shí)，實(shí)現(xiàn)了較高的工作頻率和較低的噪聲特性，而且邏輯門電路采用共源共柵結(jié)構(gòu)，提高了電路增益，可以適應(yīng)工藝帶來的誤差，提高了可靠性。

1 PFD的工作原理

圖1 傳統(tǒng)的PFD電路圖

2 PFD電路設(shè)計(jì)

2.1 傳統(tǒng)的鑒頻鑒相器

理論上，PFD電路輸出有三種情況：狀態(tài)（State）0，UP=0，DN=0；狀態(tài)1，UP=1，DN=0；狀態(tài)-1，UP=0，DN=1；UP=1，DN=1是一個(gè)過渡狀態(tài)，傳統(tǒng)的PFD狀態(tài)轉(zhuǎn)移圖如圖2所示。

圖2 PFD狀態(tài)轉(zhuǎn)移圖

這類三態(tài)型PFD的工作原理，是產(chǎn)生兩個(gè)非互補(bǔ)輸出信號的異步狀態(tài)。因?yàn)閷D1中的UP和DN信號相減得到的PFD輸出，輸出電壓的平均值與相位差呈線性關(guān)系，所以該類型PFD的線性工作范圍較寬，靈敏度較高、線性度較好。為了消除“死區(qū)”效應(yīng)，在觸發(fā)器的復(fù)位端和與非門輸出端之間加入了延時(shí)單元。

2.2 改進(jìn)的鑒頻鑒相器

通過對常用的傳統(tǒng)結(jié)構(gòu)的PFD的性能分析，在保留傳統(tǒng)PFD鑒相靈敏度高、線性度較好的基礎(chǔ)上，希望所設(shè)計(jì)的PFD具有無“死區(qū)”、鑒相精度高、工作頻率高的特點(diǎn)。在低頻電路中，由于金屬氧化物半導(dǎo)體（metal-oxide-semiconductor, MOS）管和其他電子元件的非線性特性，導(dǎo)致一些電荷通過寄生電容發(fā)生泄露，進(jìn)而在電路中轉(zhuǎn)化為參考雜散。其參考雜散的表達(dá)式[8]為

式中：為電荷泵的輸出電流；為電荷泵的泄露電流；為輸入?yún)⒖紩r(shí)鐘的周期；和分別為電荷泵的失配電流和失配時(shí)間Ton為復(fù)位時(shí)間。由于這些參數(shù)直接受到電荷泵的影響，所以，對于PFD而言，可以通過減小PFD的復(fù)位時(shí)間來實(shí)現(xiàn)降低參考雜散的目的?；谝陨戏治?，圖3為改進(jìn)后的PFD電路。

2.3 可調(diào)延時(shí)單元

理論上只要UP和DN的信號足夠?qū)挘姾杀每倳?huì)被有效開啟。而脈沖寬度依賴于復(fù)位信號的延時(shí)。在頻率范圍較寬的情況下，脈沖信號需要一個(gè)合適的范圍[9]。如果脈沖信號較寬，則會(huì)增加鎖相環(huán)鎖定時(shí)間；如果脈沖信號較窄，則無法消除死區(qū)效應(yīng)。在低頻信號輸入時(shí)，相對較寬的脈沖信號可以有效地消除死區(qū)效應(yīng)；在高頻信號輸入時(shí)，如果繼續(xù)使用較寬脈沖信號，那么脈沖寬度將大于反饋信號頻率周期，使得PFD無法繼續(xù)跟蹤相位[10]。所以本文采用一種脈沖寬度可調(diào)節(jié)的延時(shí)單元，可調(diào)延時(shí)單元的目的是合理地控制PFD的復(fù)位時(shí)間，不僅可以有效地消除PFD的死區(qū)時(shí)間，同時(shí)也會(huì)不過量地增加電荷泵的工作時(shí)間[11]。根據(jù)頻率信號輸入范圍，分別通過四路不同的緩沖器，產(chǎn)生4種不同的脈沖寬度。將VCO的輸出頻率范圍分為4段：2.30~2.60，2.55~2.85，2.80~3.10，3.05~3.40 GHz。當(dāng)VCO輸出頻率處于該范圍時(shí)，頻率-電壓轉(zhuǎn)換器（converter）控制復(fù)位信號經(jīng)過傳輸門后[12]，選擇不同的脈寬，來達(dá)到消除死區(qū)的目的。

圖4 可控延時(shí)單元結(jié)構(gòu)圖

圖5為門延時(shí)電路結(jié)構(gòu)。

圖5 門延時(shí)電路結(jié)構(gòu)圖

3 仿真結(jié)果

圖6 PFD測試電路

圖7 PFD的時(shí)序分析

圖8 相位噪聲仿真圖

圖9 相位差為60°時(shí)的仿真圖

表1列舉了本文與近年來相關(guān)論文中PFD的主要指標(biāo)的對比數(shù)據(jù)，本文提出的基于鎖存器結(jié)構(gòu)的可調(diào)節(jié)延時(shí)單元PFD，在1.8 V電源電壓下，最小的死區(qū)時(shí)間為0.6 ns，最高工作頻率為530 MHz，最大相位噪聲為-142.2 dBc/Hz，皆優(yōu)于文獻(xiàn)[5-6, 9]的各項(xiàng)指標(biāo)，凸顯了本文在電路設(shè)計(jì)方面的特色。綜上所述，在同等工藝水平下，本文提出的PFD電路在主要指標(biāo)上具有一定的明顯優(yōu)勢。

表1 PFD主要指標(biāo)對比

4 結(jié)束語

本文設(shè)計(jì)了一種應(yīng)用于導(dǎo)航接收機(jī)的鑒頻鑒相器電路，通過改進(jìn)復(fù)位電路，實(shí)現(xiàn)了四種復(fù)位延遲，可以適用于較寬范圍內(nèi)的輸入頻率，并且有效消除了鑒相死區(qū)。仿真結(jié)果表明，在保證鑒頻鑒相器功能正確的前提下，電路的輸出波形對稱，且達(dá)到了低噪聲的效果，可以應(yīng)用于導(dǎo)航接收機(jī)的頻率合成器中，能有效提高電路的穩(wěn)定性。

[1]于越. 應(yīng)用于衛(wèi)星導(dǎo)航頻段鎖相環(huán)頻率綜合器的設(shè)計(jì)[D]. 桂林: 桂林電子科技大學(xué), 2019.

[2]張久民, 段吉海, 徐衛(wèi)林, 等. 一種寬動(dòng)態(tài)范圍低失配的電荷泵[J]. 微電子學(xué), 2020, 50(1): 84-89.

[3]王嘉齊, 黃海生, 李鑫, 等. 一種應(yīng)用于射頻接收機(jī)的電流舵電荷泵設(shè)計(jì)[J]. 重慶郵電大學(xué)學(xué)報(bào)(自然科學(xué)版), 2019, 31(4): 524-530.

[4]HE Yi, CUI Xiaole, XUE Dongmei. An improved fast acquisition PFD with zero blind zone for the PLL application[C]//The Institute of Electrical and Electronic Engineers (IEEE). Proceedings of IEEE International Conference on Electron Devices and Solid-State Circuits. Chengdu: IEEE, 2014: 1-2[2020-06-18].

[5]WANG Yuwen, YE Fan, REN Junyan. A DLL based low-phase-noise clock multiplier with offset-tolerant PFD [C]//The Institute of Electrical and Electronic Engineers (IEEE). Proceedings of the IEEE 10th International Conference on ASIC. Shenzhen: IEEE, 2013:1-4[2020-06-18].

[6]ANUSHKANNAN N K, MANGALAM H, DHARANI V A, et al. Comparison and analysis of various PFD architecture for a phase locked loop design[C]//The Institute of Electrical and Electronic Engineers (IEEE). Proceedings of IEEE International Conference on Computational Intelligence and Computing Research. Enathi: IEEE, 2013: 1-4[2020-06-18].

[7]孫境余, 王春雷, 侯力梅, 等. CMOS鎖相環(huán)中鑒頻鑒相器的研究[J]. 黑龍江大學(xué)自然科學(xué)學(xué)報(bào), 2016, 33(3): 416-420.

[8]LI Sen, JIANG Jinguang, ZHOU Xifeng, et al. A low phase noise and low spur PLL frequency synthesizer for GNSS receivers[J]. Journal of Semiconductors, 2014, 35(1): 100-107.

[9]SHARMA A, SHARMA G K, KISHOR JOHAR A, et al. Design, Analysis and comparison of PFD architectures for fast locking frequency synthesizer[C]//The Institute of Electrical and Electronic Engineers (IEEE). Proceedings of Women Institute of Technology Conference on Electrical and Computer Engineering (WITCON ECE). Dehradun Uttarakhand, India: IEEE, 2019: 218-222[2020-06-18].

[10]薛顏, 楊霄壘, 周啟才, 等. 一款低抖動(dòng)寬調(diào)節(jié)范圍鎖相環(huán)頻率合成器的設(shè)計(jì)[J]. 中國電子科學(xué)研究院學(xué)報(bào), 2014, 9(1): 101-104.

[11]GULIHAR L, KRISHAN B. Low power with minimal delay phase frequency detector[J]. International Journal of Signal Processing, Image Processing and Pattern Recognition, 2016, 9(8): 243-252.

[12]SURAKAMPONTORN W, CHONBODEECHALERMROONG Y, BUNJONGJIT S. An analog sinusoidal frequency-to-voltage converter[J]. IEEE Transactions on Instrumentation and Measurement, 1991, 40(6): 925-929.

[13]SOFIMOWLOODI S, RAZAGHIAN F, GHOLAMI M. Low-power high-frequency phase frequency detector for minimal blind-zone phase-locked loops[J]. Circuits, Systems, and Signal Processing, 2019, 38(2): 498-511.

Design of phase frequency detector based on navigation receiver

ZHANG Zhiguo,HUANG Haisheng,LI Xin,DANG Cheng

（School of Electronic Engineering, Xi'an University of Posts and Telecommunications, Xi'an 710121, China）

In order to improve the accuracy and stability of the local oscillator frequency in navigation receivers, to avoid the drift of the local oscillator signal in the phase-locked loop circuit, the paper designed a phase frequency detector: based on China's Semiconductor Manufacturing International Corp. (SMIC) 0.18 μm Complementary Metal–Oxide–Semiconductor (CMOS) process, a dead-zone-free phase frequency detector with adjustable reset pulse width was given; and the reset pulse width was adjusted to achieve 4 different reset delay according to the feedback frequency signal of the voltage-controlled oscillator, which could effectively eliminate the phase discrimination dead zone while reducing jitter. Experimental result showed that: when the voltage was 1.8 V, the maximum operating frequency of the detector would be 530 MHz, with the maximum amplitude noise -142.2 dBc/Hz; and the frequency and phase discrimination function of this circuit could be correct with good frequency and noise characteristics, indicating the feasibility of the detector for the phase-locked loop circuit of navigation receivers.

navigation receiver; phase-locked loop; phase frequency detector; dead zone; low noise

P228

A

2095-4999(2021)02-0035-06

張治國，黃海生，李鑫，等. 導(dǎo)航接收機(jī)中鑒頻鑒相器的設(shè)計(jì)[J]. 導(dǎo)航定位學(xué)報(bào), 2021, 9(2): 35-40.（ZHANG Zhiguo, HUANG Haisheng, LI Xin, et al. Design of phase frequency detector based on navigation receiver[J].Journal of Navigation and Positioning, 2021, 9(2): 35-40.）

10.16547/j.cnki.10-1096.20210206.

2020-07-01

國家自然科學(xué)基金-地區(qū)科學(xué)基金項(xiàng)目（61661049）。

張治國（1994—），男，陜西寶雞人，碩士研究生，研究方向?yàn)槟M集成電路。

黃海生（1964—），男，陜西西安人，碩士，教授，研究方向?yàn)閷Ｓ眉呻娐放c系統(tǒng)設(shè)計(jì)。