一種基于Brokaw 帶隙基準(zhǔn)上電復(fù)位電路的設(shè)計(jì)

宋愛武， 李富華， 黃祥林， 孫 波

(1.蘇州大學(xué)， 江蘇 蘇州 215000； 2.坤元微電子有限公司， 江蘇 蘇州 215000)

1 引言

上電復(fù)位電路是部分?jǐn)?shù)字和混合信號(hào)集成電路的重要組成部分，它可以用于控制和初始化模擬和數(shù)字電路中的各種節(jié)點(diǎn)。 通常在電源斜坡上升期間，輸出的POR 信號(hào)保持低電平，當(dāng)電源達(dá)到閾值，輸出的POR 信號(hào)翻轉(zhuǎn)為高電平，電源的閾值可通過特定電路來控制[1-2]。 文獻(xiàn)[3]使用一種新結(jié)構(gòu)的POR 電路，利用帶隙基準(zhǔn)電路的電流動(dòng)態(tài)特性和外加比較器的電路結(jié)構(gòu)設(shè)計(jì)了性能良好的POR 電路。為了減小電路面積和功耗，提高電路的可靠性和簡(jiǎn)易性，本文通過改進(jìn)文獻(xiàn)[3]的電路，設(shè)計(jì)了一種基于Brokaw 帶隙基準(zhǔn)、無比較器結(jié)構(gòu)、 性能良好且?guī)нt滯功能的上電復(fù)位電路。

2 傳統(tǒng)上電復(fù)位電路的結(jié)構(gòu)和問題

傳統(tǒng)簡(jiǎn)單結(jié)構(gòu)的上電復(fù)位電路如圖1 所示。 該電路由N 個(gè)二極管連接的NMOS 管作為充電鉗位電路，在上電過程中，當(dāng)電源電壓低于N 個(gè)NMOS 管的閾值電壓，POR 信號(hào)為低電平，不能產(chǎn)生復(fù)位信號(hào)；當(dāng)電源電壓高于N 個(gè)NMOS 管的閾值電壓，NMOS 管都導(dǎo)通， 電容開始充電，A 點(diǎn)電壓升高到反相器的翻轉(zhuǎn)電壓，POR 信號(hào)翻轉(zhuǎn)為高電平，上電復(fù)位結(jié)束。 傳統(tǒng)帶比較器的上電復(fù)位電路如圖2 所示， 采用2 個(gè)電阻分壓的方法對(duì)電源電壓采樣，用比較器對(duì)采樣電壓和基準(zhǔn)電壓進(jìn)行比較， 采樣電壓大于基準(zhǔn)電壓，POR 信號(hào)翻轉(zhuǎn)為高電平，實(shí)現(xiàn)了精準(zhǔn)復(fù)位的功能。

圖1 傳統(tǒng)簡(jiǎn)單結(jié)構(gòu)的上電復(fù)位電路

圖2 傳統(tǒng)帶比較器結(jié)構(gòu)的上電復(fù)位電路

采用圖1 傳統(tǒng)簡(jiǎn)單結(jié)構(gòu)的上電復(fù)位電路，NMOS管的閾值電壓受到溫度和工藝的影響很大，電路不能精確判斷復(fù)位點(diǎn)的電源電壓。多個(gè)NMOS 級(jí)聯(lián)使得電路不適合在低壓下工作，如果電源電壓過低則不能產(chǎn)生復(fù)位信號(hào)。 采用圖2 傳統(tǒng)帶比較器結(jié)構(gòu)的上電復(fù)位電路，比較器模塊會(huì)增大電路的面積，產(chǎn)生一定的功耗。 綜合2 種傳統(tǒng)電路的優(yōu)缺點(diǎn)，本設(shè)計(jì)基于Brokaw帶隙基準(zhǔn)產(chǎn)生受溫度影響較小的基準(zhǔn)電壓，用此電壓作為電路的復(fù)位判斷電壓，使用電阻對(duì)電源電壓進(jìn)行采樣，本文無需使用比較器對(duì)采樣電壓和基準(zhǔn)電壓進(jìn)行比較， 采用了帶隙基準(zhǔn)電路的電流動(dòng)態(tài)特性比較2種電壓，實(shí)現(xiàn)了電路的精確復(fù)位。

3 電路設(shè)計(jì)與分析

3.1 帶隙基準(zhǔn)電路的電流動(dòng)態(tài)特性分析

Brokaw 帶隙基準(zhǔn)電路如圖3 所示，PMOS 管M1、M2構(gòu)成電流鏡，鏡像電流比值為1，NPN 三級(jí)管Q1、Q2和電阻R6、R7組成Brokaw 帶隙基準(zhǔn)的基礎(chǔ)結(jié)構(gòu)，VD為Q1、Q2的基極電壓， 流過Q1、Q2的集電極電流分別為I1、I2，所以：

其中IS1、IS2為反向飽和電流，VBE1、VBE2為NPN 三極管Q1、Q2的導(dǎo)通電壓， 熱電壓在室溫下為26 mV。使用不同比例并聯(lián)的NPN 管Q1、Q2在R6上產(chǎn)生壓降，由式（1）、（2）得到：

設(shè)Q1:Q2=n，則IS1:IS2=n，所以：

由式（5）、（6）可知，當(dāng)VD=Vref時(shí)，Q1、Q2所在支路上的電流相等。

當(dāng)Vbe＜VD＜Vref且在電路剛導(dǎo)通時(shí)，電流I1較小，在R6上的壓降可 忽略不 計(jì)，Q1、Q2構(gòu)成電流鏡， 且有I1=8I2， 隨著電路啟動(dòng)過程中形成正反饋的電流鏡，使得電路能夠正常啟動(dòng)，且電流I1、I2隨著電路啟動(dòng)而增大，當(dāng)電流上升到R6上的壓降不可忽略時(shí)，Q1和R6構(gòu)成射跟隨器，等效跨導(dǎo)小于Q2的跨導(dǎo)，Q1上的電流相比Q2上的電流上升逐漸變緩， 使得VD上升到VD=Vref時(shí)，Q1上的電流和Q2上的電流有交點(diǎn)，即I1=I2。 當(dāng)VD上升到VD＞Vref時(shí)，由于Q1上的電流相比Q2上的電流上升緩慢使得I1＜I2。本電路以基準(zhǔn)電壓為比較點(diǎn)，通過比較VD和Vref的大小產(chǎn)生不同的電流信號(hào)。

圖3 Brokaw 帶隙基準(zhǔn)

3.2 整體電路設(shè)計(jì)

基于Brokaw 帶隙基準(zhǔn)電路做了部分改進(jìn)并增加了采樣電路、電流比較電路和電平轉(zhuǎn)換電路。 POR 整體電路如圖4 所示，為了提高電流復(fù)制的精度，本文采用了自偏置的電流鏡結(jié)構(gòu)，當(dāng)VD上升到VD=Vref，M2所在支路電流I2鏡像M1所在支路電流I1，M7所在支路電流I3鏡像M1所在支路電流I1，所以當(dāng)VD=Vref時(shí)有：

帶隙基準(zhǔn)電路增加了M7管所在支路， 經(jīng)整理可得基準(zhǔn)電壓：

將帶隙基準(zhǔn)模塊中的NPN 管的基極連接到采樣電路中，采樣電路由2 個(gè)電阻構(gòu)成，利用電阻分壓可得到采樣電壓VD。 在采樣電路中為了降低電路的靜態(tài)電流、減小功耗，應(yīng)選擇阻值較大的電阻，采樣電路的靜態(tài)電流和采樣電壓分別為：

其中采樣電路中電阻阻值比R1∶R2=2∶1.2， 電源電壓為5 V，由式（10）可知電源閾值為3.2 V，Vref為電源電壓達(dá)到閾值時(shí)的采樣電壓，當(dāng)VD＞Vref時(shí)，產(chǎn)生高電平的POR 信號(hào)。

圖4 POR 整體電路

在電源電壓上電過程中，VD會(huì)隨電源電壓升高而升高， 當(dāng)VD＞Vref時(shí)，NPN 管Q2上的電流變化比Q1上的電流變化快，I2由I1按相同比例鏡像所得，電流變化快的趨勢(shì)發(fā)生在I3，即I3變化得比I1快，帶隙基準(zhǔn)產(chǎn)生不同的電流信號(hào)通過電流鏡等比例鏡像到電流比較電路。

M10～M19構(gòu)成電流比較電路，在上電過程中，VC的初始邏輯電平為高電平，VCC上升到閾值時(shí)，I3＞I1，此時(shí)唯一讓電路平衡的方法就是M16、M18進(jìn)入線性區(qū)，使得電壓VC降低變?yōu)榈碗娖剑?電流I3無法等比例復(fù)制到M16、M18所在支路。 電流比較電路中，I1和I3產(chǎn)生微小的差值，VC就會(huì)發(fā)生翻轉(zhuǎn)，提高了復(fù)位電壓的精度。

M20～M23和INV2 構(gòu)成電平轉(zhuǎn)換電路，結(jié)構(gòu)為2 個(gè)交叉耦合PMOS 和2 個(gè)互補(bǔ)下拉NMOS。VE為輸入電壓、輸入為低電平時(shí)，M22截止，M23導(dǎo)通，M22漏端處的電壓穩(wěn)定在VCC，M21截止，POR 輸出低電平。輸入高電平時(shí)，M22導(dǎo)通，M23截止，M22的漏端電壓 為低 電平，M21導(dǎo)通，POR 輸出低電平。本文中采用電平轉(zhuǎn)換電路的目的是將一個(gè)高電平轉(zhuǎn)換為隨VCC變化的高電平，即POR 信號(hào)在達(dá)到高電平時(shí)會(huì)隨著VCC升高而升高。

為了提高POR 電路的抗噪聲特性，在采樣電路中增加了一個(gè)電阻R3和開關(guān)MOS 管M24組成遲滯電路， 當(dāng)VD上升到Vref時(shí)，VC翻轉(zhuǎn)為低電平，M24斷開，VD瞬間分得更多的電壓，防止因?yàn)殡娫措妷憾秳?dòng)影響復(fù)位信號(hào)的判斷。

4 仿真結(jié)果

本文設(shè)計(jì)的上電復(fù)位電路采用的是0.5 μm CMOS 工藝設(shè)計(jì)， 電路工作在5 V 電源電壓、TT 工藝和27 ℃的室溫環(huán)境下。 仿真設(shè)置電源上電時(shí)間為1 ms，圖5 為上電復(fù)位電路仿真曲線圖。圖5 從上至下第一條曲線是理想條件下的電源電壓，電源電壓呈斜坡式上升， 在1 ms 時(shí)達(dá)到5 V， 電源電壓閾值是3.1934 V。 第二條曲線是采樣電壓VD， 可知在VD=1.2597 V 時(shí)，產(chǎn)生高電平POR 信號(hào)，由于此時(shí)遲滯電路中開關(guān)管M24斷開，VD分得更多電壓，VD電壓會(huì)被快速抬高0.4 V， 減小電源抖動(dòng)對(duì)復(fù)位信號(hào)的影響。第三條曲線是電流比較電路2 條支路電流， 電流大小分別為2.7513 nA 和5.1477 nA，電流比較電路會(huì)在支路電流產(chǎn)生一定的電流差使得VC翻轉(zhuǎn)。 第四條曲線為電流比較電路輸出電壓VC，經(jīng)電流I1、I3比較之后發(fā)生翻轉(zhuǎn)，變?yōu)榈碗娖健５谖鍡l曲線是POR 信號(hào)，可以明顯看出POR 信號(hào)在電源電壓上升到閾值、采樣電壓上升到基準(zhǔn)電壓、電流出現(xiàn)差值時(shí)變?yōu)楦唠娖剑瑵M足系統(tǒng)對(duì)復(fù)位信號(hào)的要求。

圖5 POR 電路仿真圖

本文在-40 ℃、27 ℃、85 ℃3 種溫度、TT、SS、FF、SF、FS 5 種MOS 管工藝角的情況下，經(jīng)不同組合后得到的仿真結(jié)果顯示，該上電復(fù)位電路具有良好的復(fù)位功能。 表1 給出不同溫度和不同MOS 工藝角上電復(fù)位電路產(chǎn)生的電源閾值和基準(zhǔn)電壓的仿真結(jié)果，其中電源閾值用VCC_TH表示。

表1 上電復(fù)位電路電源閾值和基準(zhǔn)采樣電壓的仿真結(jié)果

本文中通過計(jì)算不同工藝和溫度下電源閾值與理論結(jié)果的誤差率表示不同工藝和溫度對(duì)電源閾值的影響。 表2 給出了不同工藝和溫度下電源閾值與理論結(jié)果的誤差率，其中誤差率用ε 表示。

表2 不同工藝和溫度下電源閾值與理論結(jié)果的誤差率

通過表2 可知， 電源閾值在不同工藝和溫度下誤差率為0.31%～4.90%，誤差范圍較小，受工藝和溫度影響較小，且在TT 工藝、27 ℃室溫下影響最小，誤差率為0.31%。

5 結(jié)論

設(shè)計(jì)了一種基于Brokaw 帶隙基準(zhǔn)的上電復(fù)位電路，利用帶隙基準(zhǔn)電路的動(dòng)態(tài)特性產(chǎn)生不同的電流信號(hào)，將電流信號(hào)傳輸?shù)诫娏鞅容^電路中進(jìn)行比較判斷得到低電平信號(hào)，再經(jīng)電平轉(zhuǎn)換電路得到一個(gè)跟隨電源電壓變化的上電復(fù)位信號(hào)，增加遲滯電路減小電源噪聲對(duì)電路的影響，從而實(shí)現(xiàn)了一種受溫度和工藝影響較小、復(fù)位性能良好的上電復(fù)位電路。