印制板的過(guò)孔阻抗控制方法研究

高 明 吳海輝

（勝宏科技（惠州）股份有限公司，廣東 惠州 516211）

1 背景

在實(shí)現(xiàn)高質(zhì)量傳輸?shù)倪^(guò)程中，過(guò)孔處的阻抗最難控制，為了保證過(guò)孔處阻抗的連續(xù)性，過(guò)孔阻抗必須較優(yōu)控制。因阻抗線含過(guò)孔、含PAD設(shè)計(jì)，在優(yōu)化設(shè)計(jì)前差分100 Ω阻抗，特性50 Ω的阻抗最小值低于最小阻抗要求。為滿足客戶要求，必須確保產(chǎn)品圖形阻抗線滿足要求，本文主要針對(duì)過(guò)孔阻抗影響差異及優(yōu)化介紹，通過(guò)設(shè)計(jì)方案，采用一款4層板作為研究對(duì)象，加大反焊盤尺寸、孔間距，分析對(duì)比設(shè)計(jì)優(yōu)化前后差異。結(jié)果通過(guò)優(yōu)化設(shè)計(jì)試驗(yàn)得出：可以從孔徑、孔中心間距、返焊盤方面改善過(guò)孔阻抗。

2 過(guò)孔阻抗影響基理分析

導(dǎo)通孔的主要功能是用于各層次之間的電氣連接，即連接高多層板的不同層走線的電導(dǎo)體，從而構(gòu)成高速互連電路。導(dǎo)通孔的結(jié)構(gòu)主要由三部分組成：孔徑（hole）、連接盤（pad）和反面連接盤（antipad）。在高頻高速下導(dǎo)通孔的信號(hào)傳輸會(huì)產(chǎn)生寄生電容和寄生電感，從而產(chǎn)生阻抗，通過(guò)實(shí)驗(yàn)分析，過(guò)孔在傳輸線上表現(xiàn)為阻抗不連續(xù)的斷點(diǎn)，因此必須減小過(guò)孔阻抗的不連續(xù)性。

導(dǎo)通孔的寄生電容估算公式見(jiàn)式（1）。

C——寄生電容（pF），T——PCB厚度（in），Dk——介電常數(shù)，D1——焊盤直徑（in），D2——反焊盤直徑（in）。

由公式（1）可知，反焊盤和焊盤對(duì)寄生電容有著較大的影響，PCB厚度也會(huì)影響寄生電容的大小。

導(dǎo)通孔的寄生電感估算公式見(jiàn)式（2）。

L——寄生電感（nH），h——導(dǎo)通孔長(zhǎng)度（in），d——導(dǎo)通孔直徑（in）。

由公式（2）可知，導(dǎo)通孔的長(zhǎng)度對(duì)寄生電感影響最大根據(jù)阻抗公式Z0=√(L/C)，并把公式（1）和式（2）代入其中，則有式（3），由公式（3）可知，加大反焊盤D2或減小焊盤D1，或減小導(dǎo)通孔直徑，可增大導(dǎo)通孔阻抗值。

3 主要材料、生產(chǎn)流程與儀器

3.1 試板制作流程

根據(jù)失效案例制定優(yōu)化方案，進(jìn)行全流程制作和阻抗測(cè)試，進(jìn)行阻抗損耗測(cè)試對(duì)比如下。

開(kāi)料→烘板→內(nèi)層干膜→內(nèi)層蝕刻→內(nèi)AOI→棕化→層壓→鉆孔→電鍍→外層干膜→圖形電鍍→外層蝕刻→外A0I→阻焊→成型→飛針測(cè)試→板內(nèi)阻抗測(cè)試→檢驗(yàn)

3.2 材料

所需材料有：（1）板材：IT158:0.800MM 1/1含銅；（2）PP：IT158 2116 RC54%；（3）銅箔：15 μm銅箔。

3.3 儀器

泰克阻抗測(cè)試儀

4 試驗(yàn)方案

4.1 疊構(gòu)設(shè)計(jì)

試板疊構(gòu)設(shè)計(jì)參數(shù)見(jiàn)表1所示。

4.2 案例一

4.2.1 案例

100 Ω差分阻抗走線實(shí)測(cè)阻抗偏低，過(guò)孔的存在導(dǎo)致阻抗最小值更低，100 Ω差分阻抗優(yōu)化前阻抗測(cè)試數(shù)據(jù)。說(shuō)明：同一差分含過(guò)孔阻抗線，不包含與包含過(guò)孔凹下去的阻抗比較，min、max差異影響8 Ω，最小值測(cè)試有低于規(guī)范的風(fēng)險(xiǎn)。具體見(jiàn)圖1、表2、圖2和圖3所示。

4.2.2 方案

提高走線阻抗值100 Ω中值偏上（105 Ω），成品阻抗測(cè)試分析見(jiàn)表3所示。

表1 試板疊構(gòu)設(shè)計(jì)介紹

圖1 測(cè)試參考曲線包含過(guò)孔部分圖

表2 差分阻抗優(yōu)化前測(cè)試結(jié)果

圖2 測(cè)試參考曲線

圖3 走線示意圖（過(guò)孔設(shè)計(jì)）

表3 差分阻抗優(yōu)化方案A阻抗測(cè)試結(jié)果

表4 優(yōu)化方案B

圖4 差分阻抗原始設(shè)計(jì)

圖5 差分阻抗優(yōu)化后過(guò)孔設(shè)計(jì)

表5 差分阻抗優(yōu)化方案B測(cè)試結(jié)果

表6 優(yōu)化方案C

提高走線阻抗值中值偏上（105Ω），滿足測(cè)試要求，阻抗max、min值差異約4～5Ω，影響較大。方案B：反焊盤直徑從1.02 mm增加到1.27 mm，孔中心間距從0.66 mm增加到0.76 mm，成品阻抗測(cè)試分析、優(yōu)化方案、設(shè)計(jì)圖等見(jiàn)表4、圖4、圖5、表5所示。

差分過(guò)孔阻抗max、min值差異約1Ω，通過(guò)反焊盤尺寸、孔中心間距優(yōu)化可減小差異影響。方案C：孔徑減小0.05 mm，成品阻抗測(cè)試分析等見(jiàn)表6、表7所示。

孔徑減小0.05 mm，差分過(guò)孔阻抗會(huì)存在影響差異（說(shuō)明：根據(jù)PCB設(shè)計(jì)，材料等因素，損耗差異并不是絕對(duì)）。

4.3 案例二

4.3.1 案例

50 Ω過(guò)孔的存在導(dǎo)致阻抗最小值偏低，且過(guò)孔旁邊連出一個(gè)PAD，也是導(dǎo)致阻抗偏低的原因。具體參見(jiàn)表8、圖6所示。

表8 特性阻抗優(yōu)化前阻抗測(cè)試結(jié)果

圖6 走線示意圖過(guò)孔設(shè)計(jì)

表9 優(yōu)化方案D（單位：mm）

圖7 特性阻抗原始設(shè)計(jì)

圖8 特性阻抗優(yōu)化后過(guò)孔設(shè)計(jì)

表10 特性阻抗優(yōu)化方案D測(cè)試結(jié)果

4.3.2 方案

稱該方案為方案D：反焊盤直徑從0.66 mm增加到1.02 mm，50 Ω特性阻抗過(guò)孔阻抗測(cè)試分析。具體參見(jiàn)表9、圖7、圖8和表10所示。

實(shí)驗(yàn)結(jié)果：50Ω過(guò)孔阻抗max、min值差異約1Ω左右，通過(guò)優(yōu)化反焊盤尺寸可減小損耗。

5 結(jié)論

在PCB圖形設(shè)計(jì)中，布線密度在不斷增大，通常由于孔與線間距的限制，實(shí)際生產(chǎn)中會(huì)對(duì)孔徑、孔間距及反焊盤大小做一定更改，從而滿足實(shí)際生產(chǎn)的能力。這樣的更改會(huì)引起信號(hào)完整性的變化，為滿足實(shí)際生產(chǎn)能力的要求，同時(shí)保證產(chǎn)品信號(hào)的完整性，應(yīng)考量以下設(shè)計(jì)因素的影響：（1）設(shè)計(jì)時(shí)遇到間距不足等問(wèn)題時(shí)，應(yīng)考量減小孔徑，同時(shí)減小相應(yīng)尺寸的反焊盤大小，可以保證信號(hào)完整性基本不變；（2）PCB內(nèi)阻抗受過(guò)孔設(shè)計(jì)損耗影響，可考量提高走線阻抗至中值偏上（方案A），優(yōu)化過(guò)孔中心間距、反焊盤尺寸大?。ǚ桨窧、D）、孔徑大?。ǚ桨窩），可通過(guò)測(cè)試；（3）孔徑、反焊盤尺寸對(duì)阻抗的影響可根據(jù)PCB設(shè)計(jì)，材料等分析損耗差異進(jìn)行設(shè)計(jì)優(yōu)化，滿足測(cè)試要求。