迎戰(zhàn)未來(lái) 英特爾架構(gòu)日和HotChip技術(shù)信息解讀（上）

張平

雖然英特爾近年來(lái)在工藝更新上進(jìn)展緩慢，并因此給競(jìng)爭(zhēng)對(duì)手帶來(lái)了喘息和應(yīng)變的時(shí)機(jī)，但英特爾也在想辦法解決問(wèn)題。在2020年8月的架構(gòu)日和9月的HotChip會(huì)議上，英特爾帶來(lái)了大量關(guān)于全新架構(gòu)和全新工藝的消息，似乎預(yù)示著那個(gè)一直引領(lǐng)業(yè)界科技創(chuàng)新、永攀技術(shù)高峰的巨人正在逐漸回歸。

在2020年8月11日的架構(gòu)日線上會(huì)議上，英特爾向觀眾展示了其在10nm工藝和全新架構(gòu)產(chǎn)品上的努力。隨后在HotChips年會(huì)上，英特爾又針對(duì)之前發(fā)布的技術(shù)進(jìn)行了一些新的講述和更新。那么，這兩次重要發(fā)布會(huì)的內(nèi)容都有哪些看點(diǎn)呢？

由于架構(gòu)日和HotChips上展示的技術(shù)細(xì)節(jié)和產(chǎn)品信息內(nèi)容過(guò)多，因此本文對(duì)其進(jìn)行了整理，將分為上、下兩篇向讀者介紹。其中上篇的內(nèi)容主要包含英特爾在10nmSuperFin工藝和封裝技術(shù)方面的內(nèi)容，下篇?jiǎng)t會(huì)詳細(xì)介紹英特爾在最新的Tiger Lake、XeGPU以及3DNAND和3DXPoint方面的最新內(nèi)容，敬請(qǐng)期待。

六大技術(shù)環(huán)追趕摩爾定律

在2020年的架構(gòu)日中，英特爾先是展示了企業(yè)發(fā)展的目標(biāo)，那就是"通過(guò)創(chuàng)造改變世界的技術(shù)來(lái)豐富地球上每個(gè)人的生活”，發(fā)展愿景則是“成為可信賴的性能領(lǐng)導(dǎo)者并充分釋放數(shù)據(jù)的潛力”。這一個(gè)目標(biāo)和一個(gè)愿景，貫穿了整個(gè)英特爾架構(gòu)日會(huì)議的始終。

英特爾認(rèn)為目前人類(lèi)與數(shù)據(jù)的核心矛盾是人類(lèi)生產(chǎn)數(shù)據(jù)的速度遠(yuǎn)遠(yuǎn)超過(guò)了處理數(shù)據(jù)的速度。數(shù)據(jù)顯示，到2025年人類(lèi)將每年生產(chǎn)175ZB數(shù)據(jù)，但是處理速度是遠(yuǎn)遠(yuǎn)趕不上的，這就帶來(lái)了巨大的市場(chǎng)機(jī)會(huì)。另外，英特爾用一張2018年架構(gòu)日的老幻燈片重新提及了摩爾定律和摩爾指數(shù)。整個(gè)摩爾定律被英特爾分解為三個(gè)指數(shù)，其中人們最熟悉的部分是晶體管密度指數(shù)，1980年～2016年里晶體管密度指數(shù)的增長(zhǎng)都維持在1.7～2的水平。另一個(gè)數(shù)值是每美元性能或者每瓦特性能，這個(gè)數(shù)據(jù)增長(zhǎng)在1980年～1996年維持在1.7的指數(shù)值，但是在1996年～2016年下降到了1.3，顯然是增長(zhǎng)放緩了。另一個(gè)放緩的指數(shù)是頻率，在1996年之前，頻率增長(zhǎng)指數(shù)為1.2，1996年以后平均只有1.1了，并且在2012年后甚至接近水平，增長(zhǎng)幅度變得更低。

在摩爾定律部分內(nèi)容放緩的情況下，英特爾構(gòu)建了一個(gè)擁有六大技術(shù)環(huán)的技術(shù)支柱來(lái)增強(qiáng)未來(lái)的數(shù)據(jù)計(jì)算性能。其中最核心的是處理器和封裝技術(shù)，從內(nèi)到外排在第二環(huán)的是XPU的架構(gòu)設(shè)計(jì)，包括CPU、GPU、FPGA、AI加速單元等各種類(lèi)型的產(chǎn)品。第三環(huán)則是內(nèi)存技術(shù)，第四環(huán)是互聯(lián)技術(shù)，第五環(huán)是安全技術(shù)，最后一環(huán)是軟件。這六環(huán)環(huán)環(huán)相扣，從內(nèi)到外，構(gòu)建了英特爾未來(lái)產(chǎn)業(yè)發(fā)展的基本格局。

在六大技術(shù)環(huán)的基礎(chǔ)上，英特爾細(xì)分到每個(gè)模塊來(lái)介紹自己在全新技術(shù)和研發(fā)上的成績(jī)和新品。本刊將重點(diǎn)集中在新的工藝、封裝技術(shù)、CPU和GPU架構(gòu)以及路線圖等內(nèi)容上。

SuperFin：史上最大的同代工藝內(nèi)部性能提升

英特爾深知，晶體管、封裝和設(shè)計(jì)的協(xié)同發(fā)展對(duì)摩爾定律的未來(lái)至關(guān)重要?；仡櫄v史來(lái)看，英特爾在90nm時(shí)代發(fā)明了應(yīng)變硅，在45nm時(shí)代推出了高介電常數(shù)K金屬門(mén)（High-KMetalGate）.又在22nm時(shí)代首次引入了FinFET，直引領(lǐng)著整個(gè)行業(yè)。

但是這樣革命性的創(chuàng)新步伐在14nm時(shí)代似乎不再明顯，從英特爾2014年末發(fā)布14nm制程產(chǎn)品到現(xiàn)在，都沒(méi)有一個(gè)明確的革命性新技術(shù)或者新材料提出。但是這并不意味著英特爾14nm工藝就沒(méi)有太大改進(jìn)，從早期的Broadwell的14nm工藝開(kāi)始一直到現(xiàn)在，每一代的改進(jìn)疊加起來(lái)，大約為14nm工藝帶來(lái)了20%的性能提升。不過(guò)由于都屬于14nm工藝，因此英特爾也沒(méi)有特別為每一代工藝賦予正式名稱(chēng)，而是直接不斷地在14nm后添加“+”，以至于到今天，英特爾使用的是已經(jīng)是14nm+++工藝。

眾所周知的，出現(xiàn)這種情況的原因是英特爾10nm工藝嚴(yán)重延期，現(xiàn)在來(lái)看，英特爾的10nm工藝不但良率和性能都未達(dá)預(yù)期，甚至還不如現(xiàn)有的14nm工藝，因此持續(xù)保持著低產(chǎn)量。在這種情況下，英特爾繼續(xù)改進(jìn)著10nm工藝，并且不斷帶來(lái)性能升級(jí)的版本。不過(guò)和14nm時(shí)代一樣，英特爾之前稱(chēng)呼這些改進(jìn)版本的工藝的方法依舊是在名稱(chēng)后面加上“+”，這給消費(fèi)者和英特爾內(nèi)部員工帶來(lái)了許多困惑——甚至部分英特爾工程師都無(wú)法確定哪一代”+”對(duì)應(yīng)了什么技術(shù)和產(chǎn)品。

在這種情況下，英特爾需要重新審視自己的產(chǎn)品命名或者技術(shù)路線?，F(xiàn)在，英特爾就“重新定義"10nm時(shí)代的FinFET技術(shù)，英特爾宣稱(chēng)新的FinFET設(shè)計(jì)的性能提升超越了過(guò)往所有同代次制程內(nèi)部的性能變化幅度，在很大程度上重新定義了整個(gè)制程，因此英特爾將其稱(chēng)為SuperFin。

在22nm工藝時(shí)代首次推出的FinFET，主要是為了解決傳統(tǒng)平面MOS在晶體管工藝制程縮小至22nm后出現(xiàn)的短溝道效應(yīng)。在這種效應(yīng)的影響下，MOSFET的源極和漏極之間會(huì)由于導(dǎo)電溝道過(guò)于窄小而產(chǎn)生的各種不利的變化，影響柵極對(duì)其的控制并帶來(lái)發(fā)熱增加、頻率難以提升等各種問(wèn)題。在這種情況下，英特爾在業(yè)內(nèi)率先轉(zhuǎn)向FinFET，通過(guò)將漏極和源極"站立"起來(lái)形成鰭片，并讓柵極通過(guò)“夾住”漏極和源極的方式來(lái)增大接觸面積，從而在很大程度上避免了短溝道效應(yīng)的存在，并將半導(dǎo)體工藝制程繼續(xù)向前推進(jìn)了一大步。在FinFET被成功應(yīng)用后，從22nm開(kāi)始，到后期的20nm、14nm乃至現(xiàn)在的10nm、7nm，F(xiàn)inFET都是個(gè)繞不開(kāi)的話題。

為了進(jìn)一步解釋何為“重新定義”、何為“SuperFin"，英特爾提出了三個(gè)技術(shù)特性。首先是SuperFin更寬的柵極鰭片距離帶來(lái)更高的驅(qū)動(dòng)電流，這個(gè)變化對(duì)某些高性能處理器非常重要，雖然表面上看起來(lái)柵極鰭片距離變寬會(huì)減少晶體管密度，但實(shí)際上寬柵極鰭片距離帶來(lái)的高驅(qū)動(dòng)電流反而會(huì)減少高性能單元庫(kù)中所需要的緩沖器數(shù)量，從而實(shí)現(xiàn)更高的晶體管密度。其次是源極和漏極晶體管結(jié)構(gòu)的外延生長(zhǎng)得到了增強(qiáng)，這最終增加了內(nèi)部應(yīng)變并同時(shí)降低了電阻，從而允許更多電流通過(guò)溝道，提高了晶體管性能。第三則是增強(qiáng)的源極/漏極架構(gòu)和改進(jìn)的柵極工藝，帶來(lái)更高的溝道遷移率，從而使電荷載流子能夠更快地移動(dòng)，提高了晶體管的性能。

在發(fā)布會(huì)上英特爾還特別宣布了兩個(gè)重要的技術(shù)，其中一個(gè)被稱(chēng)為SuperMIM電容器。所謂MIM是指電容器的基本構(gòu)成形式，那就是"金屬一絕緣層一金屬”，英特爾采用了一種全新的設(shè)計(jì)，使得自家的SuperMIM相比傳統(tǒng)標(biāo)準(zhǔn)類(lèi)型的電容器，在相同的占位面積內(nèi)容值增加了5倍。容值增加的另一重含義是電壓值的降低，這會(huì)帶來(lái)最終產(chǎn)品晶體管性能的大幅度提升。英特爾特別指出，這種設(shè)計(jì)是一種全新的方案，其基本原理在于通過(guò)在厚度小于0.1nm的薄層中沉積全新的高介電質(zhì)材料后，在兩種或者多種材料之間形成了超晶格，然后帶來(lái)了這一突破性的設(shè)計(jì)。另一個(gè)是材料學(xué)上的突破，被稱(chēng)為“新型薄隔板”（NovelThinBarrier，簡(jiǎn)稱(chēng)為NTB），使用在較低的堆棧層中，NTB材料不但更薄，同時(shí)還能夠使得上下層之間的金屬過(guò)孔的面積增大，從而降低金屬過(guò)孔在電流通過(guò)時(shí)的電阻，增強(qiáng)了不同層的互聯(lián)性能。數(shù)據(jù)顯示NTB材料能夠減少30%電阻，從而降低了發(fā)熱、驅(qū)動(dòng)電壓等。

在整個(gè)半導(dǎo)體工藝中，英特爾還帶來(lái)了三個(gè)重要的進(jìn)步。第一個(gè)是SAQP，也就是自對(duì)齊四軸圖形技術(shù)，這個(gè)技術(shù)為M0和M1層提供了0.51倍的密度臨界層。第二個(gè)則是鈷互聯(lián)技術(shù)，主要目的是通過(guò)使用平均自由程只有11.8nm～7.7nm的鈷材料替代平均自由程高達(dá)40nm的銅材料，避免線路尺寸微縮至40nm以下后電流將金屬原子沖離原來(lái)的位置從而引發(fā)電阻加大甚至導(dǎo)線斷線等情況。當(dāng)然由于鈷的電阻值更高，因此并未全面使用在所有的金屬層中，目前僅用于M0和M1兩個(gè)層，這兩個(gè)金屬層的局部互聯(lián)導(dǎo)線非常窄，僅為36nm。英特爾宣稱(chēng)采用新材料后，通孔電阻降低了2倍、這些層的電子遷移率提高了5～10倍。第三個(gè)技術(shù)是COAG也就是有功柵極上觸點(diǎn)，這是一種柵極觸點(diǎn)堆疊在晶體管柵極上方而不是在其側(cè)面的一種工藝，COAG技術(shù)可以有效地提高晶體管密度。

這樣一來(lái)，包括SuperMIM、NTB、更寬的柵極鰭片距離、增強(qiáng)的源極和漏極晶體管結(jié)構(gòu)的外延生長(zhǎng)、增強(qiáng)的源極和漏極架構(gòu)和改進(jìn)的柵極工藝以及SAQP、鈷互聯(lián)和COAG，這八大技術(shù)的聯(lián)合使用，為10nmSuperFin帶來(lái)了基于之前10nm工藝大約17%～18%的性能提升，而之前14nm時(shí)每一次工藝內(nèi)的迭代，往往只能實(shí)現(xiàn)大約6%左右的性能提升。

在10nmSuperFin之后，英特爾也沒(méi)有停止腳步。在技術(shù)日上，英特爾還介紹了新的增強(qiáng)版SuperFin技術(shù)，新的技術(shù)會(huì)帶來(lái)額外的性能提升、內(nèi)部互聯(lián)的創(chuàng)新設(shè)計(jì)和為數(shù)據(jù)中心優(yōu)化的方案，但是目前沒(méi)有提供更多的技術(shù)細(xì)節(jié)。不過(guò)一些消息稱(chēng)，英特爾已經(jīng)在規(guī)劃使用增強(qiáng)版SuperFin的產(chǎn)品了，目前確認(rèn)的有三款，分別是Xe-HP、Xe-HPC以及SapphireRapids。

3D封裝：需要什么，就封裝什么

在芯片產(chǎn)品制造技術(shù)發(fā)展過(guò)程中，人們一直更為關(guān)心制程工藝而對(duì)封裝工藝關(guān)注不多。這可能是因?yàn)橹爸瞥坦に嚹軌驇?lái)更為顯著的性能提升和成本節(jié)約，從而成為業(yè)內(nèi)追逐的焦點(diǎn)。但是在目前的市場(chǎng)情況下，選擇更好的封裝工藝、帶來(lái)更符合市場(chǎng)需求的產(chǎn)品，顯然成為一股新的潮流。在架構(gòu)日的技術(shù)介紹中，英特爾也展示了其創(chuàng)新的封裝技術(shù)進(jìn)展。

英特爾在之前的產(chǎn)品中曾多次嘗試過(guò)2.5D封裝，比如之前頗受市場(chǎng)關(guān)注的KabyLakeG，就是將CPU、AMDGPU和HBM顯存封裝在一起。在FPGA市場(chǎng)上，英特爾也已推出了AgilexFPGX，在一個(gè)基板上封裝了包括10nm工藝的FPGA芯片、HBM芯片和各種不同的I0控制芯片等。

隨著市場(chǎng)需求和技術(shù)發(fā)展，英特爾也加入了CHIPS聯(lián)盟，大力促進(jìn)ADVANCEDINTERFACEBUS（高級(jí)互聯(lián)總線AIB）這樣的業(yè)界統(tǒng)一物理連接規(guī)范的應(yīng)用，并且參與了AIB2.0的標(biāo)準(zhǔn)制定，具體的內(nèi)容包括每連接線帶寬、觸電密度、電壓和能耗等，參數(shù)相比AIB1.0均有大幅度提升。

當(dāng)然，英特爾如此努力推廣全新的封裝規(guī)范肯定是有的放矢，那就是3D封裝或者更先進(jìn)封裝技術(shù)可能會(huì)隨著S0C市場(chǎng)的發(fā)展而逐漸開(kāi)始成為主流封裝形式。

Foveros技術(shù)就是英特爾在3D封裝上的典型嘗試，其每平方毫米面積下有超過(guò)1000個(gè)I0觸點(diǎn)，當(dāng)然這還只是個(gè)開(kāi)始，比如英特爾已經(jīng)展示過(guò)在Lakefield芯片上的3D封裝，其層數(shù)高達(dá)4層，從上到下分別是內(nèi)存、10nm計(jì)算核心、22nm的I0或SoC芯片、基板，全部通過(guò)TSV或者面對(duì)面封裝技術(shù)完成。

面對(duì)未來(lái)封裝技術(shù)發(fā)展，英特爾提出了新的要求：典型的三個(gè)數(shù)據(jù)包括封裝點(diǎn)距由現(xiàn)在的50um縮小至10um，每平方毫米觸點(diǎn)數(shù)量由現(xiàn)在的400個(gè)提升至高達(dá)10000個(gè)，另外還加入了HybridBonding技術(shù)，根據(jù)情況使用TSV等技術(shù)連接觸點(diǎn)，減少芯片連接至封裝層的復(fù)雜程度同時(shí)降低厚度等。

新的技術(shù)會(huì)帶來(lái)更好的能源效率和連接密度，但是英特爾認(rèn)為，在可伸縮性方面還可以使用新的封裝技術(shù)開(kāi)拓出一個(gè)全新的維度——那就是Co-EMIB混合封裝。

這個(gè)技術(shù)將根據(jù)實(shí)際需要同時(shí)使用橫向的嵌入式橋連2D封裝和縱向的Foveros3D封裝技術(shù)，并在基板上形成多區(qū)塊、多區(qū)域的連接綜合體，這樣將允許不同類(lèi)型和尺寸的芯片在基板上形成高密度的連接，甚至中間層的芯片在合適的條件下都可以形成縱向連接，這大大拓展了半導(dǎo)體芯片封裝的界限。

實(shí)現(xiàn)Co-EMIB封裝的關(guān)鍵

技術(shù)被稱(chēng)為Omni-DirectionalInterconnect（全方位互聯(lián)，ODI），ODI可以使得芯片在沒(méi)有傳統(tǒng)基板支持的情況下，不但可以上下互聯(lián)，還能夠左右互聯(lián)，從而大幅度減少芯片厚度，但是又帶來(lái)了更小的TSV穿孔面積、更直接的電源連接以及更高帶寬的連接方案。借助這些技術(shù)，未來(lái)芯片將呈現(xiàn)怎樣的形態(tài)，令人充滿遐想。

好了，截至這里，本文上篇內(nèi)容就暫時(shí)告一段落。下一期本刊還將繼續(xù)和大家一起了解英特爾全新的CPU和GPU架構(gòu)以及在存儲(chǔ)設(shè)備、AI方面的新進(jìn)展。