淺析電子設(shè)計自動化教學(xué)在高職教學(xué)中的應(yīng)用

陳菊華

【摘要】電子設(shè)計自動化是一種以計算機為基本工作平臺，應(yīng)用計算機圖形學(xué)、拓?fù)溥壿媽W(xué)、計算數(shù)學(xué)、以及人工智能等多種計算機應(yīng)用科學(xué)的最新成果開發(fā)出來的一整套軟件工具，幫助電子設(shè)計工程師從事電子元件、產(chǎn)品和系統(tǒng)設(shè)計的綜合技術(shù)。電子設(shè)計自動化電子類專業(yè)的一門重要課程，教學(xué)內(nèi)容包括三層次，在實踐教學(xué)中應(yīng)用廣泛。

【關(guān)鍵詞】EDA技術(shù)? 教學(xué)內(nèi)容? 實踐應(yīng)用

EDA技術(shù)的發(fā)展經(jīng)歷了三代，第一代：70年代，手工繪制PCB和IC版圖——在計算機上完成;第二代：80年代，仿真和自動布局布線;第三代：90年代，高級語言描述、系統(tǒng)級仿真和綜合，開發(fā)實現(xiàn)“概念驅(qū)動工程”的夢想。EDA技術(shù)的學(xué)習(xí)應(yīng)貫穿在電子類高職專業(yè)的整個學(xué)習(xí)過程中，在電子仿真實驗、課程設(shè)計、競賽、畢業(yè)設(shè)計等各個過程中分別應(yīng)用EDA技術(shù)的初級、中級、高級三層次內(nèi)容。下面淺談EDA技術(shù)的教學(xué)內(nèi)容和在實踐教學(xué)中的應(yīng)用。

1.EDA技術(shù)的基本特征

第三代EDA技術(shù)的特征包含三個方面：

1.1高級語言描述

迫于Time-to-Market的壓力和設(shè)計大規(guī)模集成電路的需要，產(chǎn)生了硬件描述語言。該語言是一種計算機語言;可以對電子系統(tǒng)進行分層設(shè)計和描述，描述即可抽象也可具體;支持延遲仿真，可模擬硬件行為;數(shù)據(jù)類型豐富，可自定義類型。

1.2自上而下的分層設(shè)計

傳統(tǒng)設(shè)計方法是自下而上，其缺點是即使每一個子系統(tǒng)分別滿足設(shè)計要求，但整個系統(tǒng)的要求不一定得到滿足。現(xiàn)代設(shè)計方法是自上而下，其特點是能逐層描述、逐層模擬，保證滿足系統(tǒng)指標(biāo)。

1.3并行設(shè)計環(huán)境

將眾多的軟件工具集成在一起，對電子系統(tǒng)設(shè)計進行項目管理、流程控制、數(shù)據(jù)管理等工作，使原來各個獨立的軟件工具成為一個統(tǒng)一的設(shè)計軟件包，便于使用和管理。

2.EDA技術(shù)的教學(xué)情況

EDA技術(shù)的教學(xué)從三個方面進行，分別為第一階段教學(xué)、第二階段教學(xué)和第三階段教學(xué)。下面我們就從這三個方面來給大家具體介紹EDA技術(shù)。

2.1第一階段教學(xué)內(nèi)容

第一階段教學(xué)內(nèi)容主要包括用EWB、PSpice、Protel等軟件進行電路設(shè)計、PCB板設(shè)計、電路仿真。一句話，第一階段教學(xué)內(nèi)容就是學(xué)習(xí)使用工具軟件。第一階段教學(xué)使用的工具軟件有三種。

2.1.1EWB電子電路計算仿真軟件

EWB電子電路計算機仿真軟件，在眾多的電路仿真軟件中，是最容易上手的，它的工作界面非常直觀，原理圖和各種工具都在同一個窗口內(nèi)，學(xué)生稍加學(xué)習(xí)就可以熟練地使用該軟件，對于電子設(shè)計，它是個很好的EDA工具，許多電路你無需動用烙鐵就可得知它的結(jié)果，而且若想更換元器件或改變元器件參數(shù)也十分方便。

2.1.2PSpice是用于微機系列的通用電路分析程序

PSPICE軟件具有強大的電路圖繪制功能、電路模擬仿真功能、圖形后處理功能和元器件符號制作功能，以圖形方式輸入，自動進行電路檢查，生成圖表，模擬和計算電路。

2.1.3Protel是電子設(shè)計者的首選軟件

目前Protel高端版本是完全一體化電子產(chǎn)品開發(fā)系統(tǒng)，是一款完整的板級設(shè)計軟件，它是將設(shè)計流程、集成化PCB設(shè)計、可編程器件（如FPGA）設(shè)計和基于處理器設(shè)計的嵌入式軟件開發(fā)功能整合在一起的產(chǎn)品，一種同時進行PCB和FPGA設(shè)計以及嵌入式設(shè)計的解決方案，具有將設(shè)計方案從概念轉(zhuǎn)變?yōu)樽罱K成品所需的全部功能。

2.2第二階段教學(xué)內(nèi)容

第二階段的教學(xué)內(nèi)容是利用VHDL完成對CPLD/FPGA的開發(fā)。

常用的硬件描述語言有VHDL、Verilog、ABEL等，這里只介紹VHDL。VHDL（VHSIC（Very High Speed Integrated Circuit）Hardware Description Language）就是超高速集成電路硬件描述語言，是一種用于電路設(shè)計的高級語言。因此它主要應(yīng)用在數(shù)字電路的設(shè)計中。在中國，目前主要用在FPGA/CPLD/EPLD的設(shè)計中。

VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風(fēng)格與句法是十分類似于一般的計算機高級語言。VHDL的程序結(jié)構(gòu)特點是將一項工程設(shè)計，或稱設(shè)計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可視部分，及端口）和內(nèi)部（或稱不可視部分），涉及實體的內(nèi)部功能和算法完成部分。

CPLD（Complex Programmable Logic Device）即復(fù)雜可編程邏輯器件，是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。其基本設(shè)計方法是借助集成開發(fā)軟件平臺，用原理圖、硬件描述語言等方法，生成相應(yīng)的目標(biāo)文件，通過下載電纜（“在系統(tǒng)”編程）將代碼傳送到目標(biāo)芯片中，實現(xiàn)設(shè)計的數(shù)字系統(tǒng)。

FPGA（Field-Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。

第二階段教學(xué)內(nèi)容的教學(xué)，應(yīng)達到學(xué)生會熟練地借助集成開發(fā)軟件平臺QuartusⅡ，用VHDL硬件描述語言方法，生成相應(yīng)的目標(biāo)文件，通過下載電纜（“在系統(tǒng)”編程）將代碼傳送到CPLD/FPGA目標(biāo)芯片中，實現(xiàn)設(shè)計的數(shù)字系統(tǒng)。

2.3第三階段教學(xué)內(nèi)容

第三階段教學(xué)內(nèi)容主要是專用集成電路（ASIC）的設(shè)計。

ASIC（Application Specific Integrated Circuit）是一種為專門目的而設(shè)計的集成電路，即專用集成電路。是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計、制造的集成電路。ASIC的特點是面向特定用戶的需求，ASIC在批量生產(chǎn)時與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強、成本降低等優(yōu)點。

第三階段教學(xué)內(nèi)容的教學(xué)是在中級教學(xué)內(nèi)容的基礎(chǔ)上進行的，學(xué)生主要掌握設(shè)計方法，并以項目為載體進行設(shè)計訓(xùn)練。

3.總結(jié)

EDA技術(shù)的發(fā)展與應(yīng)用不僅使電子系統(tǒng)設(shè)計與制造發(fā)生了革命性的變化，也給電子技術(shù)課程教學(xué)帶來了巨大的變化，改變了傳統(tǒng)的電子技術(shù)課程教學(xué)模式，它解決了傳統(tǒng)的電子技術(shù)基礎(chǔ)理論和實驗教學(xué)存在的問題，創(chuàng)造了基于EDA技術(shù)的電子教學(xué)新方案，通過教學(xué)實踐證明該方案能夠在較大程度上提高學(xué)生對電子技術(shù)課程的學(xué)習(xí)興趣，并能提高電子技術(shù)課程的教學(xué)質(zhì)量。