基于階躍阻抗諧振器的RFID 無(wú)芯片標(biāo)簽

孫海靜， 陳 強(qiáng)， 楊 嬌， 周 玲， 朱俊濤

（上海工程技術(shù)大學(xué) 電子電氣工程學(xué)院， 上海201600）

0 引 言

近二十年來(lái)，自動(dòng)識(shí)別技術(shù)在各領(lǐng)域得到廣泛應(yīng)用，其作用主要是在傳輸過(guò)程中為用戶端和物品端之間提供信息交換和通訊，以實(shí)現(xiàn)信息提取、識(shí)別、追蹤定位等功能［1］。 在物聯(lián)網(wǎng)（the internet of things，IoT）的建設(shè)過(guò)程中，射頻識(shí)別技術(shù)作為一種信息傳遞與獲取的核心技術(shù)應(yīng)用于整個(gè)傳輸系統(tǒng)中［2］。 在射頻系統(tǒng)中對(duì)標(biāo)簽的數(shù)量要求較多，因此單個(gè)標(biāo)簽的成本直接決定著整個(gè)系統(tǒng)的成本，因此無(wú)芯片標(biāo)簽被越來(lái)越多的研究人員所關(guān)注。 無(wú)芯片標(biāo)簽由于不含標(biāo)簽芯片，與傳統(tǒng)標(biāo)簽相比成本大幅降低，且通過(guò)諧振電路替代標(biāo)簽芯片，結(jié)構(gòu)也較為簡(jiǎn)單。

基于目前公開的文獻(xiàn)，無(wú)芯片射頻識(shí)別標(biāo)簽主要分為3 個(gè)大類：（1）基于時(shí)域反射的無(wú)芯片電子標(biāo)簽［3-6］。 （2） 基 于 頻 域 特 征 的 無(wú) 芯 片 電 子 標(biāo)簽［7-9］。 （3）基于空間域的無(wú)芯片電子標(biāo)簽［10-11］?；跁r(shí)域的聲表面波標(biāo)簽的壓電晶體較為昂貴且本身采用集成電路工藝，對(duì)比傳統(tǒng)硅芯片標(biāo)簽成本并沒有降低。 基于頻域的貼片自諧振標(biāo)簽體積較小，但是對(duì)讀寫器的靈敏度要求較高。 基于空間域的V型無(wú)芯片標(biāo)簽?zāi)壳翱蓪?shí)現(xiàn)3 bit 的編碼容量，編碼容量較小。

1 工作原理

整個(gè)射頻識(shí)別系統(tǒng)是由用于收發(fā)并解碼信息的讀寫器和用于存儲(chǔ)信息的電子標(biāo)簽組成，其工作原理如圖1 所示。 無(wú)芯片電子標(biāo)簽是由兩個(gè)收發(fā)正交的超寬帶標(biāo)簽天線和用于編碼信息的諧振電路組成。 諧振電路由50 Ω 的微帶主傳輸線和耦合在主傳輸線兩側(cè)的階躍阻抗諧振器（stepped impedance resonators，SIR）組成。 讀寫器產(chǎn)生的多頻訪問(wèn)信號(hào)濾波放大后，由讀寫器發(fā)射天線輻射至自由空間，由標(biāo)簽的接收天線接收，并改變由讀寫器發(fā)出的功率頻譜均勻的頻譜結(jié)構(gòu)。 每一個(gè)諧振單元在頻譜上對(duì)應(yīng)特定諧振頻率，該諧振頻率在頻率響應(yīng)曲線上的諧振峰對(duì)應(yīng)邏輯編碼“1”。 當(dāng)去掉或者短路該諧振器后，在頻率相應(yīng)曲線上該諧振頻率消失，對(duì)應(yīng)頻率編碼“0”，由于每一個(gè)標(biāo)簽都擁有不同結(jié)構(gòu)的諧振器，即具有唯一的頻譜特征，即唯一的編碼。

圖1 無(wú)芯片電子標(biāo)簽工作原理圖Fig. 1 Schematic diagram of chipless tag

2 階躍阻抗諧振器分析

本文提出的基于階躍阻抗諧振器的無(wú)芯片電子標(biāo)簽，這種二分之一波長(zhǎng)型SIR 諧振器的主要優(yōu)點(diǎn)在于設(shè)計(jì)的靈活性，圖2 為其結(jié)構(gòu)示意圖，該結(jié)構(gòu)由高阻抗和低阻抗交替級(jí)聯(lián)組成，可通過(guò)控制其阻抗比RZ來(lái)確定諧振頻率。

圖2 階躍阻抗諧振器基本結(jié)構(gòu)Fig. 2 Basic structure of SIR

Z1和Z2為該諧振器的特征阻抗，θ1，θ2為其電長(zhǎng)度。 因此， 階躍阻抗諧振器的總電長(zhǎng)度θT＝2（θ1+θ2）。 由開路端看過(guò)去輸入導(dǎo)納Yi為：

3 諧振電路設(shè)計(jì)及編碼分析

由于工程上各儀器各線纜的參考阻抗均為50 Ω，為防止微帶主傳輸線與外接線纜連接時(shí)造成阻抗不匹配，可通過(guò)式（3），式（4），將微帶主傳輸線的特征阻抗也設(shè)計(jì)為50 Ω。

本文選用相對(duì)介電常數(shù)為2.55，損耗角正切為0.001 9 的Taconic TLX-8 高頻介質(zhì)板作為制備此多阻帶諧振電路的基板。 圖3 是圖2 變形后的階躍阻抗諧振器的結(jié)構(gòu)示意圖， 其Wf為微帶主傳輸線的寬度，W2為構(gòu)成諧振器的兩臂的寬度，L1為首個(gè)諧振器的長(zhǎng)度，D1為首個(gè)諧振器的單臂長(zhǎng)度，Li為第i個(gè)諧振器的長(zhǎng)度，Di為第i 個(gè)諧振器的單臂長(zhǎng)度，W1為所有諧振器的寬度，C 為構(gòu)成諧振器的兩臂之間的間距，gap 為諧振器和主傳輸線之間的耦合間隙。

圖3 階躍阻抗諧振器的結(jié)構(gòu)示意圖Fig. 3 Structure diagram of SIR

圖4 為階躍阻抗諧振器的等效電路模型，L1為微帶主傳輸線上的等效電感，C1i為第i 個(gè)諧振器與微帶主傳輸線之間的耦合電容，C2i和L2i為第i 個(gè)諧振器的等效電感和等效電容，主要體現(xiàn)其帶阻特性，諧振器的諧振頻率可主要通過(guò)式（5），即等效電路模型中呈現(xiàn)帶阻特性的L2i和C2i決定。

圖4 階躍阻抗諧振器的等效電路模型Fig. 4 Equivalent circuit model of SIR

為降低諧振電路面積，將諧振單元放置在主傳輸線兩側(cè)，經(jīng)過(guò)HFSS 的仿真優(yōu)化，最終確定的結(jié)構(gòu)參數(shù)值如表1 所示。

以編碼ID-111111 的標(biāo)簽作為其他標(biāo)簽的參考標(biāo)簽，選取3 組典型編碼狀態(tài)進(jìn)行仿真，分別為ID-111111，ID-000110，ID-000000，得到如圖5 所示的不同編碼組合的諧振曲線。

表1 結(jié)構(gòu)參數(shù)值Tab. 1 Structure parameter value

圖6 無(wú)芯片標(biāo)簽的結(jié)構(gòu)示意圖Fig. 6 Flow chart of improved TLD algorithm

表2 不同編碼狀態(tài)下的諧振點(diǎn)參數(shù)Tab. 2 Resonance point parameters in different coding states

可以看出：以編碼ID-111111 的標(biāo)簽作為其他標(biāo)簽的參考標(biāo)簽，其余兩編碼的偏移量在10 MHz以內(nèi)，在1.4 ～2.6 GHz 的頻帶內(nèi)實(shí)現(xiàn)了6 bit 編碼。

增加編碼容量最直接的方法是增加諧振器的個(gè)數(shù)，但是諧振器個(gè)數(shù)的增加，會(huì)造成標(biāo)簽面積過(guò)大。從單諧振器的等效電路可以看出影響諧振頻率的的主要參數(shù)為諧振器的等效電感L2i和等效電容C2i，其余參數(shù)對(duì)于諧振頻率的而影響較小，基于這些顯著的特征，可通過(guò)調(diào)節(jié)諧振器與微帶主傳輸線間的耦合間隙，改變諧振器等效電路模型中耦合電容C1i的大小，從而改變對(duì)應(yīng)諧振頻率下的幅值大小，圖7 為不同耦合間隙下的諧振曲線。 可以看出，隨著耦合間隙的增加，諧振器的諧振頻率幾乎不發(fā)生改變，但幅值隨著耦合間隙的增加而不斷減小，3 種耦合間隙對(duì)應(yīng)3 種不同的幅值，結(jié)合頻率位置編碼，在1.4 GHz～2.6 GHz 的頻帶內(nèi)可實(shí)現(xiàn)18 bit 的編碼容量。

圖7 不同耦合間隙下的諧振曲線Fig.7 Resonance curves under different coupling gaps

4 結(jié)束語(yǔ)

提出了一種基于階躍阻抗諧振器的的無(wú)芯片射頻識(shí)別標(biāo)簽，將階躍阻抗諧振器耦合至微帶主傳輸線的邊側(cè)，通過(guò)調(diào)節(jié)諧振器的阻抗比來(lái)進(jìn)行頻率位置編碼；通過(guò)調(diào)節(jié)諧振器與微帶主傳輸線的耦合間隙來(lái)進(jìn)行幅值編碼，將二者結(jié)合而成的混合編碼可增加編碼容量，這種無(wú)芯片標(biāo)簽成本低，能夠應(yīng)用于物聯(lián)網(wǎng)的建設(shè)中。