EPS電源線傳導發(fā)射的分析和設計

劉鍇，黃瑞，潘亮

(株洲易力達機電有限公司，湖南株洲 412000)

0 引言

由于汽車車載全球定位系統(tǒng)、移動通信設備等零部件的電子化以及發(fā)動機電子控制，使得汽車的電子系統(tǒng)越趨復雜化，且汽車上大量電子開關的使用，無線設備的裝備對電子兼容環(huán)境提出了更嚴苛的條件。

電磁兼容貫穿整個電子產(chǎn)品的開發(fā)過程，是作為可靠性設計的一個重要部分，直接影響產(chǎn)品能否量產(chǎn)的關鍵。EPS轉向系統(tǒng)控制的輻射發(fā)射和傳導發(fā)射是必測項目，難度大、整改周期長，綜合EMC實驗室實驗數(shù)據(jù)以及工作經(jīng)驗，總結了EPS整改方法和整改措施。實驗表明，EPS滿足CISPR 25，對后續(xù)設計EPS電磁兼容具有指導性意義。

1 EMC相關知識介紹

1.1 EMC概述

電磁兼容(Electromagnetic Compatibility，EMC)由電磁干擾(Electromagnetic Interference，EMI)和電磁抗擾度(Electromagnetic Susceptibility,EMS)組成。EMI主要包括輻射發(fā)射和傳導發(fā)射；EMS主要包括輻射抗擾和傳導抗擾[1]。

1.2 EMC設計

電磁兼容問題主要從電路設計、線路板設計、屏蔽結構、信號線、電源線濾波、電路的接地方式、程序軟件設計、電磁環(huán)境適應性等因素考慮，具體在頻率、幅度、時間、阻抗、尺寸以及軟件設計等因素保證產(chǎn)品可靠性[2]。EMC設計階段需要關注減小干擾源干擾，如采用較低頻的芯片、降低設備功率或改變電氣結構；其次減小耦合路徑，如屏蔽干擾源設備和相關線束或增加線束濾波，減小傳導和輻射干擾；最后提高設備抗干擾能力，如減小設備接收干擾面積或增大設備到干擾源距離、接地等。具體電子產(chǎn)品采用方法不同。

2 EPS的電源電路設計

2.1 EPS電源接口硬件結構

EPS電控系統(tǒng)電源接口濾波電路示意圖如圖1所示。

圖1 EPS ECU電源接口濾波電路示意

電源接口濾波電路主要功能為電源濾波，以及對電壓進行轉換。在電源輸入端配置電容和共模電感進行濾波，濾波分為前級濾波和后級濾波，前級濾波電路是EMI重要防護路徑，原理圖如圖2所示，共模噪聲會通過寄生電容以及容性耦合的方式傳向輸出電路，同時電源輸出口需做好噪聲的濾波和抑制，就能解決大部分輻射發(fā)射的問題。后級濾波電路對電源芯片轉換過來的5 V與3.3 V進行濾波，提供紋波系數(shù)小的高質量的電源信號給后級電路使用。文中主要通過修改前級濾波電路解決電磁兼容問題。

圖2 前級濾波電路原理

2.2 EPS軟件結構

直流無刷電機的控制信號通常使用的是20 kHz的PWM波，因此在低頻段出現(xiàn)的信號大多是20 kHz的諧振信號。在100 kHz～3 MHz頻段內(nèi)，乘用車動力部分使用的高速CAN總線的頻率為500 kHz，影響頻段50～108 MHz，但是不同電路設計會有所差異。

3 實際案例分析

根據(jù)CISPR 25規(guī)定了電源線傳導發(fā)射基準限值，如圖3所示，文中EPS系統(tǒng)采用12 V供電，在第一次進行電源線傳導發(fā)射時多處出現(xiàn)超標現(xiàn)象，可以看出主要超標段在0.158～0.202 MHz以及42.55～42.95 MHz，而且在進行加負載測試時，測試曲線與圖3基本一致。表1中記錄了超標數(shù)據(jù)。

圖3 電源線傳導發(fā)射測試結果

表1 電源線傳導發(fā)射測試數(shù)據(jù)

根據(jù)EPS的電源產(chǎn)生差模干擾、共模干擾特征，在3 MHz以內(nèi)，以差模干擾為主；在3～30 MHz差模和共模共存；大于30 MHz以共模干擾為主。根據(jù)測試現(xiàn)場整改經(jīng)驗，可以通過采用濾波電路更換X電容、Y電容、增加磁環(huán)等方式。

針對42.55～42.95 MHz數(shù)據(jù)超標，無法直接確定是差模干擾還是共模干擾，可以簡單地使用磁環(huán)來定位，確定是共模干擾還是差模干擾，選用磁環(huán)的頻率阻抗曲線如圖4所示，盡量使用靠近所要抑制頻段附近具有較高阻抗的磁環(huán)。

首先將電源線正極、負極分別繞線套在EMI磁環(huán)內(nèi)，示意圖如圖5所示，經(jīng)過測試發(fā)現(xiàn)，磁環(huán)對測試曲線沒有影響，對其他頻段影響不大，正極套EMI磁環(huán)、負極套EMI磁環(huán)測試曲線如圖6所示。

圖4 磁環(huán)的頻率阻抗曲線

圖5 電源端口磁環(huán)配置

圖6 電源端口正、負級分別套磁環(huán)測試曲線

其次將正極、負極同時套在EMI磁環(huán)中，示意圖如圖7所示，發(fā)現(xiàn)測試曲線有明顯的改善，測試曲線如圖8所示。

圖7 電源端口磁環(huán)配置

圖8 電源端口正、負級同時套磁環(huán)測試曲線

由此得出42.55～42.95 MHz出現(xiàn)的干擾，很大可能是由共模信號產(chǎn)生。共模傳導騷擾是由于電源電路中的du/dt所產(chǎn)生的，與電源工作電壓有關，在其他情況相同的條件下，du/dt越高，會帶來更高的共模傳導騷擾，電路中需要更大的共模電感或共模電容(Y電容)。

共模騷擾電流I的定義為

I=2πFC1U

(1)

式中：U為一定頻率下的電壓(準峰值或平均值)。

與差模傳導騷擾類似分析，可以求出共模傳導騷擾的頻率和幅度：

(2)

理論上電感越大，EMI濾波效果越明顯，但是會導致截止頻率變低，分布電容變大，且高頻電流經(jīng)過分布電容使濾波電路的高頻噪聲抑制效果變差，工藝上制作困難，成本高?；谝陨蠁栴}，文中選用共模電感為400 μH，更改Y電容CY為100 nF，測試通過。測試結果如圖9所示。

圖9 更改Y電容優(yōu)化后0.1～108 MHz頻段測試結果

優(yōu)化后電源線傳導發(fā)射測試數(shù)據(jù)如表2所示。

對于電源的差模傳導發(fā)射主要是電路的di/dt回路造成的，電源端口傳導騷擾的平均值超過標準限值10個dB以上，從圖1可知，EPS的電源輸入端口做了濾波處理，但是效果不理想。對于12 V系統(tǒng)，開關頻率20 MHz左右，濾波是采用阻抗失配的原理進行的，當濾波器的輸出阻抗Z0和與它端接的負載阻抗RL不等時，會在該端口發(fā)生反射，反射系數(shù)為ρ[3]，其計算公式如下：

ρ=(Z0-RL)/(Z0+RL)

(3)

濾波電路對于干擾噪聲的抑制能力用插入損耗IL(Insertion Loss)來衡量，它定義了濾波電容前后噪聲源在負載上產(chǎn)生功率的前后功率之比[4]。其中插入損耗IL的表達式為

IL=10lg(P1/P2)=20lg(U1/U2)

(4)

測試頻率150 kHz，根據(jù)電路LC的諧振點F0滿足：

(5)

表2 優(yōu)化后電源線傳導發(fā)射測試數(shù)據(jù)

差模傳導騷擾是由于電源電路中di/dt所產(chǎn)生的，di/dt越高，會帶來更高的差模傳導騷擾，電路中需要更大的差模電感或差模電容(X電容)，一般發(fā)生在低頻段，處理電源本身的電路設計之外還可以通過差模濾波來抑制差模傳導騷擾。其次參數(shù)選擇一般μF級，圖10為電容值為1 μF、封裝為1206的電容諧振圖，在1～10 MHz能很好地抑制差模騷擾。

圖10 封裝為1206、電容值為1 μF的電容諧振

在文中采用3個X電容，可以很好地取得濾波效果。更改差模電容CX為4.7 μF，100 nF和3.3 nF，在頻段0.158～0.202 MHz測試通過。測試結果如圖11所示。

圖11 更改差模電容CX后0.1～108 MHz頻段測試結果

更改后電源線傳導發(fā)射測試數(shù)據(jù)見表3。

4 PCB設計

PCB是電子產(chǎn)品最基本的部件，也是絕大部分電子元器件的載體[5]。良好的EMC設計的PCB必須要避免共模干擾電流流過產(chǎn)品內(nèi)部電路，電源端口的濾波電路中需要很大的濾波共模電感或共模濾波電容，由于較大的共模電感存在較大的寄生電容，高頻的傳導噪聲會經(jīng)過寄生電容進行傳遞，使得單個共模電感不容易達到好的高頻濾波效果，而對于EPS這種具有金屬外殼的產(chǎn)品，金屬外殼會把大部分由于電源開關產(chǎn)生的共模騷擾，傳達到參考地板的金屬殼之內(nèi)，降低傳導騷擾影響，所以在電源輸入端口處增加Y電容。PCB設計時，將Y電容盡可能地靠近電源端口和共模電感附近，設計如圖12所示。

圖12 電源端口PCB設計

5 結束語

文中分析和研究了EPS電源線傳導發(fā)射的超標問題的計算與整改，并在實驗室中進行了測試與驗證，發(fā)現(xiàn)穩(wěn)定合適的濾波電路是EPS系統(tǒng)必不可少的一部分，按照上述EMC設計方法所設計的ECU至少能達到CISPR 25的Class3等級，符合國家標準，這對后續(xù)電子轉向系統(tǒng)中ECU的功能設計和電磁兼容設計具有重大意義。