UHF RFID 系統(tǒng)讀寫器控制處理模塊硬件設(shè)計(jì)綜述*

李 鴻，龍小波，譚懷忠

(湘潭職業(yè)技術(shù)學(xué)院，湖南 湘潭 411102)

UHF RFID 系統(tǒng)讀寫器硬件電路主要由控制處理模塊及其外圍電路、射頻收發(fā)模塊及天線組成，其中控制處理模塊和射頻收發(fā)模塊是讀寫器硬件系統(tǒng)的核心。控制處理模塊又可分為基帶處理單元和控制單元，目前國(guó)內(nèi)市面上的UHF RFID 系統(tǒng)讀寫器控制處理模塊硬件的主流設(shè)計(jì)方案是以ASIC(專用集成電路)組件、微處理器來(lái)實(shí)現(xiàn)。

1 控制處理模塊的硬件設(shè)計(jì)

UHF RFID 系統(tǒng)讀寫器的控制處理模塊主要完成對(duì)射頻收發(fā)模塊的控制，實(shí)現(xiàn)對(duì)高頻信號(hào)的配置、編碼、解碼、校驗(yàn)、防碰撞、協(xié)議控制，承擔(dān)讀寫器與外部設(shè)備或主機(jī)之間的應(yīng)用接口等功能。目前，一是在同一片高集成度、高性能單片機(jī)、ARM、DSP 或FPGA 中實(shí)現(xiàn)控制處理模塊的控制單元與基帶處理單元，完成相關(guān)功能，其次是將控制單元與基帶處理單元分離，采用單片機(jī)+單片機(jī)、單片機(jī)+DSP、單片機(jī)+FPGA、DSP+FPGA、ARM +FPGA 等多控制器結(jié)構(gòu)的實(shí)現(xiàn)方法，前者實(shí)現(xiàn)控制單元的協(xié)議解析、防碰撞等，后者實(shí)現(xiàn)基帶處理單元的編碼、解碼、濾波、校驗(yàn)等，這些基于高端微處理器的讀寫器占據(jù)了市場(chǎng)的主要份額［1，2］。

1.1 控制單元與基帶處理單元結(jié)合在一起實(shí)現(xiàn)控制處理模塊

此時(shí)，微處理器的選擇至關(guān)重要，要求有相對(duì)高的速度、比較高的穩(wěn)定性和豐富的I/O 設(shè)備端口，而且還要有相對(duì)低的功耗［3］。

1.1.1 采用單片機(jī)

目前單片機(jī)常用的有MCS-51 系列、PIC 系列等器件，以8 位、16 位為主，一般沒(méi)有操作系統(tǒng)，采用單片機(jī)實(shí)現(xiàn)控制處理模塊，電路設(shè)計(jì)比較簡(jiǎn)單、成本較低，有很強(qiáng)的接口性能［1］。文獻(xiàn)［4］控制處理模塊就是由C8051F340 單片機(jī)及其最小系統(tǒng)組成，負(fù)責(zé)通過(guò)USB 接口接收上位機(jī)發(fā)送的指令，解析指令并對(duì)射頻收發(fā)芯片AS3992 進(jìn)行控制，將AS3992 的反饋信息傳輸給上位機(jī)。文獻(xiàn)［5］利用單片機(jī)C8051F120 實(shí)現(xiàn)控制處理模塊，完成信號(hào)的編解碼、數(shù)據(jù)處理、與上位機(jī)通信并響應(yīng)其命令等功能。存在的問(wèn)題是單片機(jī)能實(shí)現(xiàn)的功能比較簡(jiǎn)單，邏輯接口數(shù)據(jù)量較少，功能的擴(kuò)展能力不強(qiáng)，數(shù)據(jù)處理速度相對(duì)較低，實(shí)時(shí)性不夠，因此適合控制需求相對(duì)簡(jiǎn)單的場(chǎng)合，與現(xiàn)在產(chǎn)品網(wǎng)絡(luò)化、智能化存在一定的差別［5］。

1.1.2 采用ARM 處理器

ARM 系列處理器可靠性、安全性高，功耗低，速度快、處理能力強(qiáng)，接口資源豐富，擴(kuò)展能力強(qiáng)、兼容性好，同時(shí)可加載Linux、WinCE 等復(fù)雜操作系統(tǒng)，具有較強(qiáng)的事務(wù)管理功能，屬于高性能的處理器。通常選擇ARM7/ARM9/ARM11處理器實(shí)現(xiàn)控制處理模塊，基帶信號(hào)的配置、編解碼、數(shù)據(jù)校驗(yàn)、協(xié)議控制、多標(biāo)簽的訪問(wèn)以及防沖突過(guò)程等通過(guò)軟件編程實(shí)現(xiàn)，交由ARM 處理器進(jìn)行控制，具有較好的實(shí)時(shí)性，無(wú)需外接存儲(chǔ)器，在滿足要求的同時(shí)，可降低成本，缺點(diǎn)是成本相對(duì)于單片機(jī)較高［5］。文獻(xiàn)［6］選用三星公司基于ARM11的S3C6410 微處理器通過(guò)移植Linux 操作系統(tǒng)、軟件編程來(lái)實(shí)現(xiàn)控制處理模塊，完成設(shè)備驅(qū)動(dòng)，PIE 編碼、FM0 解碼、CRC 校驗(yàn)等數(shù)據(jù)處理功能。文獻(xiàn)［7］，［8］，［9］采用三星ARM9 微處理器S3C2440A，構(gòu)建最小硬件系統(tǒng)，移植嵌入式Linux 系統(tǒng)，實(shí)現(xiàn)控制處理模塊。

1.1.3 采用DSP

比較高端的讀寫器控制處理模塊常使用DSP 芯片，增加讀寫器的靈敏度，擴(kuò)展讀寫距離。DSP 芯片信號(hào)處理、運(yùn)算能力強(qiáng)大，編譯和執(zhí)行效率非常高，特別適合數(shù)字信號(hào)的運(yùn)算、處理，但控制能力一般，綜合應(yīng)用能力不及單片機(jī)。文獻(xiàn)［10］采用DSP 芯片TMS320F2812PGFA 構(gòu)成整個(gè)系統(tǒng)的控制核心及數(shù)據(jù)處理，負(fù)責(zé)信號(hào)的編碼、解碼、液晶顯示和串口通信等的控制。文獻(xiàn)［11］采用DSP 芯片ADSP-BF531l 實(shí)現(xiàn)控制處理模塊，控制電路的工作狀態(tài)，配置外設(shè)寄存器，接收基帶信號(hào)并對(duì)其進(jìn)行處理，完成對(duì)基帶信號(hào)的解碼和校驗(yàn)，產(chǎn)生控制標(biāo)簽狀態(tài)的命令，對(duì)其進(jìn)行編碼，并發(fā)送給射頻模塊進(jìn)行調(diào)制和放大，執(zhí)行防沖突處理程序，控制讀寫器與計(jì)算機(jī)的通信，將成功識(shí)別的標(biāo)簽ID 傳送給計(jì)算機(jī)。

1.1.4 采用FPGA

采用FPGA 實(shí)現(xiàn)控制處理模塊相比單片機(jī)、ARM 和DSP優(yōu)勢(shì)明顯。FPGA 時(shí)鐘頻率高，內(nèi)部延時(shí)小，全部控制邏輯由硬件完成，有很高的運(yùn)算處理能力，速度快、效率高，能很好地滿足超高頻讀寫器數(shù)據(jù)傳輸和處理速度快的要求。而且，F(xiàn)PGA 能夠進(jìn)行編程、除錯(cuò)、再編程的重復(fù)操作，縮短開(kāi)發(fā)生產(chǎn)周期［1］。文獻(xiàn)［12］控制處理模塊選用FPGA 器件XC6SLX16 來(lái)實(shí)現(xiàn)，采用自上向下的設(shè)計(jì)方法用Verilog HDL語(yǔ)言設(shè)計(jì)出包括PIE 編碼模塊，F(xiàn)M0 解碼模塊、CRC 校驗(yàn)?zāi)K，并串轉(zhuǎn)換模塊，防碰撞模塊、濾波器、協(xié)議控制模塊和通信接口模塊在內(nèi)的整個(gè)數(shù)字基帶系統(tǒng)。文獻(xiàn)［1］利用FPGA片內(nèi)SOPC 設(shè)計(jì)NiosⅡ嵌入式軟核處理器作為讀寫器控制處理模塊的控制單元，完成時(shí)序控制，狀態(tài)轉(zhuǎn)換等，包括發(fā)送鏈路的PIE 編碼模塊、CRC-5 校驗(yàn)?zāi)K、信道濾波器模塊和接收鏈路的FM0 解碼模塊、CRC-16 校驗(yàn)?zāi)K、防碰撞模塊等。

1.2 控制單元與基帶處理單元分離實(shí)現(xiàn)控制處理模塊

采用控制單元與基帶處理單元分離的結(jié)構(gòu)更能體現(xiàn)模塊化設(shè)計(jì)思想，更有利于進(jìn)行并行設(shè)計(jì)，實(shí)現(xiàn)分工協(xié)作，縮短開(kāi)發(fā)周期。基帶處理單元完成基帶信號(hào)的編碼、解碼、校驗(yàn)以及濾波等，控制單元采用單片機(jī)、DSP、ARM 等微處理器，結(jié)合相應(yīng)的軟件實(shí)現(xiàn)與后端應(yīng)用系統(tǒng)之間的通信，控制與電子標(biāo)簽的通信過(guò)程，實(shí)現(xiàn)沖突仲裁以及多標(biāo)簽識(shí)別，數(shù)據(jù)的加密和解密，進(jìn)行讀寫器與電子標(biāo)簽之間的身份驗(yàn)證，對(duì)外部設(shè)備(如鍵盤、顯示器等)的控制等［2］。

1.2.1 控制器+ARM

文獻(xiàn)［13］采用三星ARM9 芯片S3C2440 作為控制單元的微處理器，其外圍電路包括屏幕、鍵盤、存儲(chǔ)系統(tǒng)以及對(duì)外通信接口等，嵌入Linux 操作系統(tǒng)。通過(guò)與上位機(jī)的通信接口完成與應(yīng)用系統(tǒng)軟件的通信，執(zhí)行各種指令，控制基帶電路及射頻前端的工作狀態(tài);執(zhí)行防碰撞算法，實(shí)現(xiàn)多標(biāo)簽無(wú)漏識(shí)別。采用ATMEL 公司ARM7 芯片AT91SAM7S256 作為基帶處理單元的MCU，完成控制單元命令的解析，控制射頻前端電路的工作狀態(tài);對(duì)發(fā)送的基帶信號(hào)進(jìn)行編碼和對(duì)接收的數(shù)字信號(hào)進(jìn)行解碼。

1.2.2 控制器+DSP

選擇單片機(jī)或ARM 作控制器加上DSP 芯片實(shí)現(xiàn)控制處理模塊。文獻(xiàn)［14］提出了一種以單片機(jī)為控制器，利用DSP 處理防碰撞算法的UHF RFID 讀寫器設(shè)計(jì)方案。DSP用來(lái)實(shí)現(xiàn)防碰撞算法，速度快、減少了控制器的負(fù)擔(dān)。這種方案的優(yōu)點(diǎn)是結(jié)構(gòu)比較簡(jiǎn)單可靠，缺點(diǎn)是系統(tǒng)設(shè)計(jì)成本較高。

1.2.3 控制器+FPGA

采用單片機(jī)、ARM 或DSP 作控制器加FPGA 進(jìn)行設(shè)計(jì)實(shí)現(xiàn)控制處理模塊。FPGA 實(shí)現(xiàn)硬件數(shù)據(jù)的編解碼和CRC校驗(yàn)，信號(hào)處理速度快、實(shí)時(shí)性好，可以分擔(dān)控制器的任務(wù)，降低對(duì)控制器性能的要求，簡(jiǎn)化軟件設(shè)計(jì)。缺點(diǎn)是需要給FPGA 外接存儲(chǔ)器，系統(tǒng)設(shè)計(jì)成本較高。文獻(xiàn)［15］，［16］的控制處理模塊就是采用單片機(jī)+FPGA 結(jié)構(gòu)并協(xié)同工作的設(shè)計(jì)方案，編碼、解碼、CRC 以及時(shí)鐘分頻等基帶處理由FPGA 來(lái)實(shí)現(xiàn)，利用Verilog HDL 語(yǔ)言進(jìn)行編寫，速度快，電路形式簡(jiǎn)單，移植方便。單片機(jī)實(shí)現(xiàn)對(duì)FPGA 的控制以及與FPGA 進(jìn)行數(shù)據(jù)信息的交換，與PC 機(jī)的通信，接收PC 機(jī)命令或者從本系統(tǒng)鍵盤輸入的命令，并將命令下傳到FPGA，由FPGA 完成對(duì)射頻卡的操作，接收從FPGA 傳回的操作結(jié)果并在LCD 上加以顯示，控制射頻收發(fā)模塊中TR1000 芯片的工作方式。文獻(xiàn)［17］采用ARM9 +FPGA 結(jié)構(gòu)設(shè)計(jì)實(shí)現(xiàn)基帶信號(hào)處理。ARM9 處理器S3C2440A 做主控芯片，擔(dān)負(fù)在WinCE6.0 系統(tǒng)下對(duì)讀寫標(biāo)簽操作的控制;FPGA 采用Altera公司的EPZCST144 芯片，控制和CCll0l 射頻模塊的通信，實(shí)現(xiàn)基帶信號(hào)處理及協(xié)議解析，包括基帶信號(hào)PIE 編碼模塊，回波信號(hào)FMO 解碼模塊，標(biāo)簽操作功能模塊，基于標(biāo)簽預(yù)測(cè)模型和抽樣定理的多標(biāo)簽識(shí)別防碰撞算法模塊，全數(shù)字鎖相環(huán)模塊和通信接口功能模塊。文獻(xiàn)［18］控制處理模塊采用了低功耗DSP 與FPGA 相結(jié)合的構(gòu)架，在DSP 芯片中實(shí)現(xiàn)協(xié)議命令處理、防碰撞算法、系統(tǒng)控制，根據(jù)通信協(xié)議的要求接收發(fā)送指令，并且完成與上位機(jī)的通信。在FPGA 芯片中完成協(xié)議的編解碼、校驗(yàn)、協(xié)議語(yǔ)法的添加、去除以及與射頻模塊的數(shù)據(jù)交換。文獻(xiàn)［1］，［19］，［20］采用軟核處理器+FPGA 相結(jié)合的構(gòu)架，基于嵌入式軟核的設(shè)計(jì)方式。運(yùn)用SOPC 技術(shù)，在Altera 系列FPGA 芯片中嵌入NiosⅡ軟核處理器，根據(jù)UHF 協(xié)議特點(diǎn)，基于ISO/IEC18000-6C 標(biāo)準(zhǔn)，自定義外設(shè)，完成包括PIE 編碼、FM0 解碼、CRC 校驗(yàn)、防碰撞、協(xié)議控制和UART 等模塊的基帶處理電路的設(shè)計(jì)及基帶信號(hào)數(shù)據(jù)處理功能。

2 結(jié)束語(yǔ)

目前國(guó)內(nèi)外市場(chǎng)上讀寫器控制處理模塊硬件的主流設(shè)計(jì)方案都是以嵌入式微處理器為核心。但市場(chǎng)對(duì)射頻識(shí)別技術(shù)的應(yīng)用需求在不斷變化，對(duì)讀寫器功能的要求在不斷提升。要求讀寫器具備豐富的擴(kuò)展接口，可以獨(dú)立工作，具有通過(guò)網(wǎng)絡(luò)或者串口、USB 等傳輸信息的能力，要求控制處理模塊的處理器能夠在數(shù)據(jù)處理、兼容性方面有強(qiáng)大的功能。NiosⅡ軟核處理器雖然與常見(jiàn)的微處理器很類似，在一片芯片上包含了處理器、存儲(chǔ)器，以及I/O 電路等功能模塊，但它最大的特點(diǎn)是它是一個(gè)軟核、可配置的系統(tǒng)。設(shè)計(jì)者可以根據(jù)需求構(gòu)建32 位的NiosⅡ處理器，并能對(duì)其外圍設(shè)備進(jìn)行靈活配置，靈活設(shè)計(jì)系統(tǒng)的外設(shè)與接口，能及時(shí)驗(yàn)證系統(tǒng)的功能，能很好地滿足數(shù)據(jù)處理、兼容性等上述方面的要求［21］。因此，基于NiosⅡ軟核處理器的控制處理模塊的設(shè)計(jì)成為了當(dāng)前UHF RFID 系統(tǒng)讀寫器研究的一個(gè)熱點(diǎn)。它充分借鑒了市面上其它成熟的技術(shù)方案，總結(jié)和吸收了其它方案的優(yōu)缺點(diǎn)，與傳統(tǒng)設(shè)計(jì)相比簡(jiǎn)化了UHF RFID 系統(tǒng)讀寫器設(shè)計(jì)，提高了讀寫器控制協(xié)調(diào)能力、抗干擾強(qiáng)度、降低功耗，降低了成本，符合電子系統(tǒng)設(shè)計(jì)的發(fā)展潮流和趨勢(shì)。

［1］陳佳雷.基于FPGA 的UHF－RFID 讀寫器數(shù)字基帶部分的研究與設(shè)計(jì)［D］.南京:南京郵電大學(xué)，2012.

［2］袁傳奇.UHF RFID 讀寫器研究與射頻前端設(shè)計(jì)［D］.杭州:杭州電子科技大學(xué)，2012.

［3］趙全明，杜軍梅，梁飛宇，等.UHF RFID 系統(tǒng)的讀寫器設(shè)計(jì)［J］.現(xiàn)代儀器，2012，18(6):48－50.

［4］陳勇，陸遙.基于AS3992 的超高頻RFID 閱讀器的設(shè)計(jì)及仿真［J］.半導(dǎo)體光電，2013，34(1):158－161.

［5］劉軍君.UHF RFID 讀寫器設(shè)計(jì)［D］.南京:南京郵電大學(xué)，2011.

［6］趙文穎.超高頻RFID 閱讀器的研究與設(shè)計(jì)［D］.沈陽(yáng):東北農(nóng)業(yè)大學(xué)，2013.

［7］夏宏，吳濟(jì)文.超高頻RFID 讀寫器系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)［J］.計(jì)算機(jī)應(yīng)用，2012，32(8):2369－2373.

［8］杜太行，王國(guó)華，劉旭.UHF 射頻讀寫器的設(shè)計(jì)［J］.電子設(shè)計(jì)工程，2011，19(20):160－162.

［9］丁哲壯.超高頻RFID 讀寫器的硬件設(shè)計(jì)與實(shí)現(xiàn)［D］.北京:華北電力大學(xué)，2013.

［10］李偉.超高頻RFID 讀寫器的研究與設(shè)計(jì)［D］.鄭州:鄭州大學(xué)，2010.

［11］黃丘林.UHF RFID 閱讀器硬件開(kāi)發(fā)平臺(tái)設(shè)計(jì)［C］.2007 年全國(guó)微波毫米波會(huì)議論文集，2007:1930－1933.

［12］呂闐.基于FPGA 的符合ISO 18000－6C 標(biāo)準(zhǔn)的RFID 讀寫器數(shù)字基帶系統(tǒng)設(shè)計(jì)［D］.成都:電子科技大學(xué)，2013.

［13］徐海飛.基于ISO18000－6C 標(biāo)準(zhǔn)的UHF RFID 讀寫器設(shè)計(jì)與實(shí)現(xiàn)［D］.成都:電子科技大學(xué)，2012.

［14］鄭少淵.超高頻射頻識(shí)別閱讀器的設(shè)計(jì)與實(shí)現(xiàn)［D］.杭州:浙江大學(xué)，2007.

［15］孫偉強(qiáng).超高頻無(wú)源RFID 讀卡器的FPCA 設(shè)計(jì)與實(shí)現(xiàn)［D］.廣州:暨南大學(xué)，2008.

［16］周陳鋒，何怡剛，何周國(guó)，等.超高頻RFID 讀寫器基帶模塊的原理與設(shè)計(jì)［J］.微計(jì)算機(jī)信息，2009(11):249－250，296.

［17］王衍良.基于FPGA 的超高頻RFID 讀寫器設(shè)計(jì)與實(shí)現(xiàn)［D］.廣州:廣東工業(yè)大學(xué)，2011.

［18］盧亮亮.915 MHz 超高頻RFID 讀卡器設(shè)計(jì)［D］.鄭州:鄭州大學(xué)，2011.

［19］趙明輝.UHF RFID 的SOPC 設(shè)計(jì)［D］.成都:電子科技大學(xué)，2011.

［20］張江波.基于NiosⅡ的RFID 讀寫器設(shè)計(jì)［D］.鄭州:鄭州大學(xué)，2011.

［21］邵春霖.基于NiosⅡ的RFID 閱讀器識(shí)別系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)［D］.昆明:云南大學(xué)，2010.