雙劍合璧ARM CORTEX-A78和CORTEX-XI架構一覽

2019年是ARM相當成功的一年。在移動SoC方面，ARM旗下的新品持續(xù)攻城略地，比如在高通驍龍865中使用的Cortex-A77已成為高端SoC的首選。另外，ARM還打入服務器市場，人們終于可以使用到基于Neoverse-N1架構的處理器，比如亞馬遜推出的Graviton 2以及Ampere即將發(fā)布的服務器處理器等。不過，這并不意味著ARM在這些領域沒有對手。實際上，在服務器領域ARM才剛剛開始，它面臨著AMD和英特爾強有力的競爭。在移動市場上，雖然包括三星、高通等都放棄或者弱化了自研核心，但是蘋果依1日把持著移動計算市場最高性能的名頭。這些性能差異存在的原因有一部分是技術實現(xiàn)方面的，但是更多應該是市場和商業(yè)原因。ARM總要面對更廣泛和更多樣化的用戶，這是蘋果所不用顧忌的。

現(xiàn)在，ARM希望做出一些變化。在2020年的TechDay上，ARM直接發(fā)布了兩款架構。其中一款是順理成章、按部就班的Cortex-A78，另一款則顯示了ARM在業(yè)務模型和設計理念_上的新變化，這款被稱為Cortex-Xl的全新架構將成為ARM在2020年的旗艦產(chǎn)品，并且跳脫出市場和商業(yè)所帶來的折中取向，以更為激進地方式提于性能，頗為令人期待。

CORTEX-a78：完美平衡性能、功耗與面積

Cortex-A78早在兩年前就已有苗頭，當時ARM公開代號為“Hercules”的架構，并給出了到2020年的路線圖。根據(jù)路線圖，今年發(fā)布的Cortex-A78架構是Cortex-A76架構的第三次迭代，新架構吸納了Cortex-A76和Cortex-A77兩款處理器的大量技術和設計，并在其之上進行了優(yōu)化，以實現(xiàn)更高的能耗比設計。

Cortex-A78是ARM嚴格按照l生能、功率和面積（也就是PPA）進行平衡設計的架構。從歷史上來看，ARM在依照PPA進行產(chǎn)品設計和優(yōu)化方面的表現(xiàn)—直很好，它通常能夠提供低功耗的小面積產(chǎn)品，但又擁有可比條件下更優(yōu)的性能。并且，這種設計還擁有充分的彈性空間，也能夠根據(jù)應用場景的不同進行擴展，對追求高性能的客戶頗有吸引力?？偟膩砜?，Cortex-A78的目標是在相同功率范圍內(nèi)將性能提高20%。當然，這個數(shù)據(jù)是包含了Cortex-A78架構的改進和5nm工藝應用的雙重改善的結果。

Cortex-A78依1日采用的是ARM v8.2指令集，在指令集上沒有任何變動的原因是考慮到要和Cortex-A55實現(xiàn)DynamIQ，因此這里必須保持ISA的相關兼容性?？蓴U展性上，四個Cortex-A78核心可以組成一個DSU進行DynamIQ配對，這一點和上一代保持一致，也是目前市場中的主流選擇。緩存數(shù)據(jù)方面，每個核心的L1私有指令緩存可配置32KB或者64KB，L1數(shù)據(jù)緩存的可配置容量和前者相同，但是加入了ECC校驗，每個核心私有的L2緩存可配置為帶ECC、256KB或者512KB，L3高速緩存可以根據(jù)用戶的需求，最高可選配置為4MB。

進一步來看，Cortex-A78的各個方面都進行了改進。在前端，最大的變化來自分支預測器，新的分支預測器可以在每個周期處理兩個分支，此前的Cortex-A77雖然在后端引入了輔助分支預測器，但是其前端的分支預測器依舊只能處理一個分支。

在分支預測器翻倍后，Cortex-A78能夠在每個周期實現(xiàn)2個分支預測，這樣一來就極大地增加了核心部分的吞吐能力，或者能夠更好地從分支預測的錯誤或是核心產(chǎn)生的“管道氣泡”中恢復過來。所謂“管道氣泡”是指處理器在執(zhí)行多個并行指令的過程中，指令之間存在關聯(lián)或者執(zhí)行時間不均從而發(fā)生了互相等待的問題，這將導致整個處理器的效能由于互相等待而下降?！皻馀荨本拖袷窃诒緛砹鲿车乃苤写嬖诘囊欢慰諝?，它并不會帶來任何“水流”（性能提升），反而會帶來“水流”的停滯。ARM聲稱自家架構的性能生能在很大程度上是受到分支預測驅動的，因此在分支預測上的改進會大幅度提高處理器內(nèi)核的效能。自然在分支預測的準確性上，新內(nèi)核也會更出色，這都是一代一代不斷進步的結果。另外，ARM還對分支預測的某些結構進行了更改，縮小了一些晶體管回報率較低的模塊，比如那些面積和功耗成本較高，但是對性能影響不大的模塊，從而重新平衡了整個分支預測部分的PPA。

在Cortex-A78前端的其他方面，ARM專注于提高電源效率。在L1的指令緩存方面，正如前文所述，用戶既可以選擇減少內(nèi)核面積的32KB配置方案（這個方案會對性能帶來些許負面影響，但能提高每平方毫米的效能），也可以考慮選擇64KB的方案以追求更好的生能表現(xiàn)。Mop緩存方面，Cortex-A78和之前的Cortex-A77-樣，都能最多容納1 500個已解碼的宏操作。另外，Cortex-A78從前端到核心中段（簡稱為“中核”）的帶寬也和前代產(chǎn)品一樣，設計了寬度為4的指令解碼器，且從Mop操作緩存能夠獲取多達6條指令至重命名階段，可以繞過指令解碼器。

進入中核和執(zhí)行流水線部分后，ARM宣稱對新核心的大部分改善都用于PPA上?，F(xiàn)在，ARM加入了更多的指令融合內(nèi)容，這不僅有助于提高內(nèi)核性能，還帶來了電源效率的提高。因為在相同的工作量下，融合

Cortex-A78將是ARM歷史上能耗比最出色的高性能移動處理器架構

Cortex-A78的宏觀特性一覽

Cortex-A78基于Cortex-A77設計，但是大幅度優(yōu)化了PPA表現(xiàn)。

Cortex-A78在分支預測上做出了加強指令占用更少的資源和電源，但是會輸出同樣的性能。發(fā)行隊列（lssueQueues）方面，ARM宣稱帶來了電源效率的改進。ARM進一步解釋到，對任何亂序執(zhí)行的架構來說，發(fā)行隊列都是高耗電模塊，因此對其進行深入的改進是必要的。但是ARM沒有給出任何改進這部分的細節(jié)信息。

寄存器部分，包括寄存器重命名模塊和寄存器文件也針對效率進行了優(yōu)化，一部分減少了尺寸。尤其是寄存器部分已經(jīng)重新設計了它們能容納的條目密度，并且在相同的空間內(nèi)可以打包更多的數(shù)據(jù)，從而使設計人員能夠在不降低其功能或者性能的情況下減少結構的整體尺寸。

接下來是重排序緩;中區(qū)，雖然依1日維持了1 60個條目，但是Cortex-A78依1日在電源效率方面有所提升，并且可以打包以提高緩;中區(qū)的數(shù)據(jù)密度，從而增加結構中單位面積可以存儲的指令數(shù)量。

在比較關鍵的亂序執(zhí)行窗口上，Cortex-A78比Cortex-A77更小。ARM的解釋是，較大的亂序執(zhí)行窗口并不會有較高的投資回報，這和Cortex-A78盡可能提高效能的目標是;中突的。需要注意的是，亂序執(zhí)行的窗口不僅僅是指ROB容量，ARM在和亂序執(zhí)行的緩沖區(qū)、隊列、結構等方面都進行了改進，很可錢在這些方面進行了一些縮減。

指令調度階段，ARM在Cortex-A78上改變了說法，新架構采用了每周期6個Mops的調度帶寬，之前的Cortex-A77是10個uops。另外，Cortex-A78在分派端量分派帶寬增加到每周期12 uops，這將帶來執(zhí)行核心的性能提升。

計算單元部分的改變就比較少了o其中整數(shù)執(zhí)行部分，Cortex-A78的一個簡單ALU單元改進為更復雜的計算單元，現(xiàn)在這個新單元可以進一步執(zhí)行乘法計算，這實際上帶來了整數(shù)MULi+算能力的翻倍。其余部分則保持了和Cortex-A77-樣的規(guī)格。

進入后端部分，一些比較明顯的、用于提高性能的改進就比較多了o第一個重大變化是增加了新的加載AGU，和現(xiàn)有的兩個AGU-起使得內(nèi)核在相關計算上的負載能力增加了50%，不過這并不會改變每個周期的存儲操作。在LD/ST隊列到L1數(shù)據(jù)緩存方面，新處理器的接口帶寬相比前代產(chǎn)品翻倍，從16個字節(jié)增加到了32個字節(jié)，并且內(nèi)核到L2接口的讀取和寫入帶寬也增加了一倍。

ARM在預取器方面似乎取得了突破。ARM宣稱Cortex-A78的新預取器在存儲區(qū)域的覆蓋率、準確性和及時l生方面都得到了全新的改進，這里的及時性是指預取器能夠快速抓住新出現(xiàn)的模式，并能夠盡快地將數(shù)據(jù)引入較低級別的緩存中。預取器的工作流程也得到了改善，并不會啟動得太早或者太晚，或者不必要地預取那些—段時間內(nèi)不再使用的數(shù)據(jù)。

最后再來回顧—下緩存部分。除了容量可選外，L2 TLB部分得到了改善，其容量從1280頁減少至1024頁，這實際上提高了能效比，但是同時依1日保留了足夠的條目以覆蓋L3的4MB配置，訪問延遲也進一步降低。

總體而言，在Cortex-A78上我們似乎看到了大量的縮減或者折中的做法，這些都是為了盡可能高的PPA而進行的操作。考慮到同時發(fā)布的Cortex-X1將專注于高性能，因此這些改進無論是從技術還是市場的角度出發(fā)，都是有一定道理的。

CORTEX-X1：一切為性能

ARM多年來的業(yè)務模型帶來了可以滿足最廣泛客戶需求的CPU設計方案，這里存在一個問題就是有關面積、能耗比和性能這樣的三角形，設計人員不可能在提升一個部分的同時又滿足其余兩個部分的需求，也就是俗稱的“不可能三角”。當然蘋果在這里似乎證明了這個“不可能三角”存在的可能，但是造成ARM存在劣勢的一個重要因素是，ARM在商業(yè)方面從來都沒有證明過自己擁有研發(fā)更大核心的能力。

可以自定義的高性能架構

隨著ARM客戶越來越多，并增加了一些用于設計高性能內(nèi)核的研發(fā)資源后，ARM似乎終于在設計能力上達到了一個突變點，從Neoverse-N1的發(fā)布一直到Cortex-A76的上市，似乎ARM有意在處理器設計上帶來一些不

Cortex-A78在中核和執(zhí)行部分上的優(yōu)化一覽

Cortex-A78在緩存部分的改進同以往的內(nèi)容。

在ARM的介紹中，Cortex-X1的研發(fā)代號是“Hera”，這和之前的 “Hercules”類似，并且和Cortex-A78-樣都來自ARM位于奧斯汀的設計團隊。當然和Cortex-A78努力平衡PPA有所不同的是，Cortex-X1直接瞄準了性能，而很少考慮剩余的兩個指標。

在處理器設計上，Cortex-X1也是ARM首次以一個全新的模式進行研發(fā)，這個模式被稱為“Cortex-X自定義模式”，這個新的模式是ARM幾年前發(fā)布的“Cortex技術構建”的改進版本。新的模式或者許可證允許客戶在新的微架構的設計階段早期進行協(xié)作，并要求對配置進行自定義，比如更大的ROB、不同的預取器或者更好集成的SoC設計等。從商業(yè)角度來看，這種新的模式實際上是之前BoACT的進一步改進版本，允許對處理器架構的“基礎”設計部分進行更為深入的自定義和更改。ARM多年來一致宣稱它允許客戶更多的定制和區(qū)分旗下的產(chǎn)品，但直到現(xiàn)在ARM才真正擁有可以完成這項口號的資源。

需要注意的是，盡管ARM將新的Cortex-X1以及未來的Cortex-X家族的產(chǎn)品都統(tǒng)統(tǒng)定義為“Cortex-X自定義模式”，但是請不要將這種自定義模式和具有體系結構許可的供應商自行定義的微架構混淆，ARM的新模式依舊以局限于ARM自己提供相關IP和核心迭代，只是許可方可以選擇不同的搭配方式。當然，ARM可能會在未來允許特定供應商對核心架構的更改——如果有這樣的需求的話。

追求更強、更寬、更快

從架構改進來看，ARM在Cortex-A78上的改進是偏向溫和的，—切都是為了更高的PPA。相比之下，在Cortex-X1上我們看到了一個和ARM遵循“平衡”的傳統(tǒng)大相徑庭、更為激進的方案。在Cortex-X1的設計上，ARM支持的是絕對的生能，即使這樣的設計需要以能源效率和空間效率為代價。

Cortex-X1的架構設計可以概括為一種超負荷的Cortex-A78，也就是保持了相同的功能原理，但是顯著增加了內(nèi)核結構以最大化性能。和Cortex-A78相比，Cortex-X1的內(nèi)核更寬，其解碼寬度從Cortex-A78的4寬度擴展至5寬度，重命名帶寬也提高到8Mops每周期，并且極大地改變了一些管道和緩存設計，使得NENO單元、L2緩存和L3緩存的性能或者容量翻倍。

在前端設計方面，Cortex-X1采用的部分設計在Cortex-A78上已經(jīng)存在，包括新的分支預測單元。但有所不同的是，Cortex-X1擴展了處理器前端的很多方面，比如LO BTB部分已經(jīng)從之前處理器的64條目升級到了96條目，從而允許采用更多零延遲的峰值。分支目標緩沖區(qū)依舊日設計了LO和L2 BTB兩層結構，在先前公開的資料中，ARM將兩部分稱為nano BTB和MainBTB。更早一些的micro BTB/L1 BTB的名稱只存在于Cortex-A76中，但是已經(jīng)不再使用了.

宏操作緩存是Cortex-X1的重大改進，其容量相比之前產(chǎn)品的1.5K條目翻倍達到了3K條目。相比之下，英特爾在Sunny Cove中也僅僅使用了2.25K條目，當然AMD在Zen 2架構中使用的4K條目更大一些。在技術上，ARM的宏操作和英特爾、AMD提出的微操作實際上是一回事。

Cortex-X1的L1指令緩存提取帶寬已經(jīng)從之前的4條指令增加至5條，提升了25%，相應的解碼器帶寬也增加

Cortex-X1專為高性能設計，帶來了30%的性能提升幅度。

Cortex-X1基于Co rtex-A78架構進一步加強而來

Cortex-X1的相關性一覽，主要是可以自私你故意構架.了。Mop緩存的提取和重命名帶寬從之前的6條指令增加至8條指令，每周期提升了33%。實際上只要數(shù)據(jù)到達了Mop部分之后，這款微架構就可以充當8寬度設計了o

中核部分，ARM再次談到了通過Mops或者每個周期的指令來增加調度帶寬。相比Cortex-A78，Cortex-X1的調度帶寬從6增加到了8，也增加了33%。如果以uops來折算的話，當Mops完全分解成較小的uops時，內(nèi)核每個周期最多可以處理16個調度內(nèi)容，這比Cortex-A77能達到的lOuops每周期相比，提升高達60%。

亂序執(zhí)行窗口方面，Cortex-X1配備了224個條目的亂序執(zhí)行窗口（之前產(chǎn)品僅有1 60個），從而增加了核心提取ILP的能力。這是ARM-直不愿意大幅升級的部分，因為這部分的性能并不會隨著結構尺寸的線性增加而線性擴展，反而會帶來比較高的功耗和面積耗費。當然鑒于Cortex-X1面向的市場，這樣的設計也是合理的。

在數(shù)據(jù)執(zhí)行方面，和Cortex-A78相比，Cortex-X1的整數(shù)流水線沒有任何變化，但是浮點流水線加倍，尤其是浮點和NENO流水線，這和之前的架構設計大相徑庭。實際上從字面意義上來說，加倍是指將之前的架構相對應的管道進行復制粘貼，但依1日能夠帶來相當大的改進并增加了大量的執(zhí)行資源。

在浮點資源加強后，Cortex-X1現(xiàn)在已經(jīng)是4x128bit[YJSIMD設計了，矢量執(zhí)行的寬度已經(jīng)和臺式機處理器，如Sunny Cove或者AMD Zen 2相同了o當然這里還存在一些約束，比如ARM現(xiàn)有的ISA不允許單個矢量大于128bit，這些問題將在下一代內(nèi)核中解決。

在內(nèi)存子系統(tǒng)方面，Cortex-X1發(fā)生了比較大的變化。首先來看L1數(shù)據(jù)緩存和L2部分。這兩部分緩存ARM都采用了全新的設計，帶來了不同的接入帶寬。當然，高速緩存的接口并沒有變寬，真正改變的是緩存本身的設計，現(xiàn)在實現(xiàn)了雙倍的緩存區(qū)塊（Bank），這里解決的問題是在對緩存進行多個并發(fā)訪問時可能遇到的區(qū)塊;中突，這種沖突存在于幾年前的Cortex-A76架構中，并在測試中以奇怪的“之字形”圖樣顯示出來，現(xiàn)在依1日存在于這個微架構的一些變體中。最后，Cortex-X1上的L1數(shù)據(jù)緩存和指令緩存的容量配置都是64KB。

在L2上，由于采用了全新的設計，ARM將L2的最小容量直接翻倍至1MB。相比之下，之前ARM在Neoverse-N1上也采用了1MB的L2緩存，但是這兩者的設計是不一樣的。新的Cortex-X1的L2訪問延遲只有10個周期，比Neoverse-N1要小1個周期（Neoverse-N1為11個周期），因此性能進一步得到了提升。

內(nèi)存子系統(tǒng)的改進還涉及支持更多負載和存儲的能力，相關窗口寬度增加了33%，核心的MLP能力上還增加了更多。需要注意的是，這種增加不僅涉及存儲和加載緩沖區(qū)，還涉及整個系統(tǒng)跟蹤和服務請求的功能實現(xiàn)。另外，Cortex-X1的L2 TLB部分相比Cortex-A78大小也增加了一倍（相比Cortex-A76只增加了66%，因為

Cortex-X1相比Cortex-A78的主要改進部分

Cortex-X1的前端為了性能擴大了部分端口和資源

Cortex-X1的解碼、重命名和執(zhí)行部分得到了顯著加強

Cortex-X1擁有更大的緩存Cortex-A78縮小了這部分面積），因此能夠多在4KB的TLB上映射8MB的緩存，這和Cortex-X1搭配8MB L3緩存的設想是一致的。

在整個處理器集群中，L3緩存容量的大幅提升并不意味著速度的降低，因為這些緩存的延遲可能是相同的，但是取決于最終的實現(xiàn)方案，或者有額外的幾個周期的延遲，這可能是指使用單獨的電源來控制L3部分。當然，到目前為止，都沒有看到任何廠商在L3上使用DSU的電源控制功能，比如高通的4MB L3是一直保持激活和活躍狀態(tài)的。在8MB L3上，可能有一部分廠商開始考慮引入電源管理機制了，比如當只有很少的核心處于激活狀態(tài)時，L3就部分啟用而其余部分則休眠以節(jié)約能源。

總的來看，Cortex-X1的微架構相比之前的Cortex-A78，其基本構造結構是相似的，但是部分單元的規(guī)模要大不少。尤其是在前端和中核部分，Cortex-X1更為龐大。相比Cortex-A78極端重視PPA而言，Cortex-X1在這方面顯然更為寬松，當然這將帶來更多的功耗和更大的核心尺寸。

另外，Cortex-X1的流水線級數(shù)依1日很短，只有10個周期的分支錯誤預測損失和13個階段的深度設計，這一點和Cortex-A78是一樣的。值得一提的是，Cortex-X1更大的結構和更寬的設計也沒有妨礙到頻率的提升。

性功能耗能否兩全其美？

在架構方面的信息介紹完之后，按照管理，ARM會帶來相關處理器的性能、功耗預測。在Cortex-A78上，ARM選擇了Cortex-A77進行對比，但是Cortex-A78采用的是臺積電5nm工藝，而后者采用了7nm工藝，因此所有的對比數(shù)據(jù)中，既包含了微架構的改進帶來的性能提升，也包含了工藝制程的優(yōu)化。

在性能方面，將內(nèi)核的ISO功耗目標定義在1W的時候，Cortex-A78可以使得性能提升20%，當然，臺積電7nm工藝上Cortex-A77在1W功耗下只能運行在2.6GHz的水平，而Cortex-A78則提高到了3GHz，頻率提升了15%。

在功耗方面，將CPU設定在相同的SPECint2006性能輸出的情況下，Cortex-A78的功耗僅為Cortex-A77的一半。這是因為除了工藝因素外，Cortex-A78只需要2.1GHz就能完成Cortex-A77在2.3GHz下的性能，因此更為節(jié)約能耗?？偟膩砜?，在性能和功耗的可比參數(shù)上，Cortex-A78分別帶來了20%的增加和50%的降低。

另外，在基本相同的條件下比較的話，ARM也給出了相關的數(shù)據(jù)，比如全部基于臺積電7nm工藝，以及為Cortex-A78的核心配備了32KB的L1緩存，其余的兩款核心都配備了64KB的情況下，不同處理器的PPA也就是性能、功耗和面積三個數(shù)值中，Cortex-A78相比Cortex-A77和Cortex-A76，帶來了7%的性能提升、4%的功耗降低和5%的面積減少。

另外，ARM還首次發(fā)布了微架構的整體性能和功耗曲線，并比較了Cortex-A78和Cortex-A77。在Cortex-A77的性能最高點上，Cortex-A78的功耗減少了36%。在相同的功耗下，Cortex-A78的性能可以提高7%。

接下來看Cortex-X1。相比Cortex-A77，Cortex-X1帶來了相同頻率下3 0%的峰值性能提升，相比Cortex-A78則有22%，這里比較的是最大配置的Cortex-X1、Cortex-A77和Cortex-A78，并且都運行在3GHz下，實際上這樣的Cortex-A77并不存在。另外ARM還展示了Cortex-X1在多個方面的生能提升，相比Cortex-A77，提升幅度大約在30%-18%不等。另外還有一個數(shù)據(jù)值得關注，那就是Cortex-X1的核心面積。目前的一些模糊數(shù)據(jù)顯示，Cortex-X1的核心面積大約是Cortex-A78的1.5倍。

在和現(xiàn)有處理器的對比上，Anantech做出了一些預測。他們使用了3GHz的Cortex-X1和Cortex-A78來對比目前的部分處理器產(chǎn)品的單核心性能，并加入了桌面處理器Core i9-10900K和AMD Ryzen 9 3950X。結果顯示，Cortex-X1有可能比Cortex-A77架構的驍龍865快了大約37%，近蘋果A13處理器的生能。另外在和桌面處理器的對比中，這些測試顯示現(xiàn)有的ARM處理器架構并沒有太多地落后于AMD和英特爾，如果ARM未來還以這樣的生能增幅狂奔的話，那么AMD和英特爾可能會緊張了。另外，在能耗比方面，Cortex-X1功耗可能是Cortex-A78的1.5倍或者2倍，但是考慮到它性能的提升幅度，因此依1日可以在能耗比方面和蘋果的相關產(chǎn)品競爭。相比之下，Cortex-X1的能耗比僅僅比Cortex-A78差了大約23%，比驍龍865差了11 %-14%，因此在Cortex-X1的相關產(chǎn)品上，ARM在功耗上還有很大的回旋余地。

由于Cortex-X1的面積變大，因此ARM也提到在移動SoC中很難看到2個Cortex-X1核心的處理器，實際上越來越多的廠商正在考慮使用擁有三個處理器簇的產(chǎn)品，比如1個高性能核心Cortex-X1搭配3個中等核心Cortex-A78，再搭配4個Cortex-A55這樣的小核心，實現(xiàn)“1+3+4”的設計，這很可能將是未來的主流。這樣的設計相比采用Cortex-A78和Cortex-A55的'4+4”設計，大約帶來了30%的性能增長和1 5%的處理器面積增加，也是劃算的。

在客戶方面，三星已經(jīng)確定將使用Cortex-X1和Cortex-A78，因此目前的問題在于三星會選擇“1+3+4”方案還是“2+2+4”方案，這很大程度上取決于三星制造Exynos處理器的5nm工藝。另外，高通可能會選擇“1+3+4”的方案，畢竟現(xiàn)在的驍龍865中高通已經(jīng)在這樣做了。另外華為海思可能短時間內(nèi)不會使用Cortex-X1，畢竟除了眾所周知的原因外，海思一般不傾向于使用最新的微架構。聯(lián)發(fā)科也有可能使用Cortex-X1和Cortex-A78，雖然其長期以來都被看作是成本導向的公司，不過在追求性能方面，聯(lián)發(fā)科可能會有自己獨特的想法。

總的來說，ARM本次發(fā)布的內(nèi)容看點不少。Cortex-A78雖然在架構上進步不大，但是依1日帶來了絕對優(yōu)秀的PPA表現(xiàn)，毫無疑問，Cortex-A78將成為未來數(shù)年時間市場的寵兒。讓人驚喜的是Cortex-X1，ARM在這款產(chǎn)品上展示了全新的設計理念和性能優(yōu)先的思路，顯示出ARM在思考處理器發(fā)展上的突破和變化。畢竟，Cortex-X1帶來了相比Cortex-A77 30%的IPC提升幅度，甚至在一些測試中接近x86處理器，讓人充滿遐想，更加值得期待

Gortex-X1的性能表現(xiàn)，比Cortex-A78再度提升22%。

Cortex-X1單線程性能在不同測試下的情況

Anantech預測的Cortex-X1和Cortex-A78的性能和功耗情況

ARM在核心搭配上也提出了一些自己的看法，可能未來高端處理器“1+3+4”的方案將成為主流。