基于AT91RM9200 微處理器的最小系統(tǒng)設(shè)計(jì)

陳 靜

（中國電子科技集團(tuán)公司第十研究所，成都 610036）

1 ARM 微處理器

目前，在多個(gè)領(lǐng)域中都在使用ARM 微處理器，例如通信電子、智能工業(yè)、多媒體教育等。根據(jù)相關(guān)數(shù)據(jù)統(tǒng)計(jì)，通用計(jì)算機(jī)的應(yīng)用數(shù)據(jù)已經(jīng)大大低于基于ARM微處理器的設(shè)備應(yīng)用數(shù)據(jù)。故此，基于ARM 微處理器的開發(fā)應(yīng)用已成為數(shù)字時(shí)代的應(yīng)用技術(shù)潮流。文章中主要介紹了基于AT91RM9200處理器的最小系統(tǒng)，其次介紹了ARM 芯片的外圍接口的電路設(shè)計(jì)，并給出了相關(guān)器件選型。

2 硬件設(shè)計(jì)

最小系統(tǒng)是最基本的電路，為了保證微處理器的工作可靠。ARM 處理器最小系統(tǒng)的定義是確保ARM 處理器能夠正常啟動、運(yùn)行的最小電路集合。由微處理器AT91RM9200、電源電路、晶體振蕩器電路、復(fù)位電路、NorFlash、SDRAM、RS232調(diào)試接口等電路組成最小嵌入式系統(tǒng)，其原理框圖如圖1所示。

圖1 最小系統(tǒng)的框架圖

在本方案中，ARM 處理器選用ATMEL 公司AT91RM9200 芯片，具有ARM920T 內(nèi)核，帶有MMU（Memory Management Unit），工作時(shí)鐘可達(dá)到180 MHz，具有外部存儲器擴(kuò)展端口，具有外部中斷控制器，支持以太網(wǎng)和USB 接口。

2.1 電源電路

ARM 處理器I/O 電源3.3 V 推薦芯片LT1764AEQ-3.3#PBF V 推薦芯片，ARM 處理器內(nèi)核電源1.8 V 推薦芯片TPS72518DCQ，如圖2所示。

2.2 復(fù)位電路

低電平有效，300 ms 以上，模塊正常運(yùn)行時(shí)為高電平；本設(shè)計(jì)中的復(fù)位電路由FPGA 提供。

圖2 電源電路

2.3 晶體振蕩器電路

存儲系統(tǒng)運(yùn)行所需的時(shí)鐘和外設(shè)電路工作時(shí)所需的時(shí)鐘由晶體振蕩器電路提供。本設(shè)計(jì)使用無源晶體作為時(shí)鐘輸入，即使掉電程序和數(shù)據(jù)都不會丟失；起振需要ARM 處理器內(nèi)部PLL 鎖相環(huán)電路配合，震蕩起振。設(shè)計(jì)中主時(shí)鐘采用18.432 MHz 無源晶振，在ARM 芯片內(nèi)部通過鎖相環(huán)倍頻至180 MHz 以上，作為ARM 處理器的工作時(shí)鐘，慢速時(shí)鐘采用32.768 kHz 無源晶振，為ARM 處理器的慢速外設(shè)提供時(shí)鐘。如圖3所示。

圖3 晶體振蕩器電路

2.4 NorFlash

用于存放固化的程序、數(shù)據(jù)，非易失，類比硬盤；本設(shè)計(jì)選用的Spansion 公司是S29GL128N；容量為16 MB。輸出寫使能信號WE 連至ARM 芯片的控制線CFWE/NEW/NWR0，輸出使能信號OE 連至ARM 芯片的控制線CFOE/NOE/NRD；片選使能信CE 連至ARM芯片的BFCS/NCS0，復(fù)位信號RESET 接ARM 芯片的NRST。相關(guān)連接示意圖如圖4所示。

2.5 SDRAM

模塊運(yùn)行時(shí)用于存放程序、數(shù)據(jù)，易失，訪問速度快，類比內(nèi)存；本設(shè)計(jì)選用的是兩片MT48LC8M16A2TG，每片容量為128 MB，兩片級聯(lián)可提供32 MB 的存儲容量。選取其中一片存儲器為高位，另一片存儲器為低位，將這兩片存儲器作為一個(gè)整體，將其配置到ARM 的片選信號上。兩片存儲器的地址復(fù)用，SDRAM 的時(shí)鐘信號CLK 和時(shí)鐘使能信號CKE 都接到ARM 的控制線上。用高低控制線DQML 和DQMH 來區(qū)分高16位和低16位。相關(guān)連接示意圖如圖4所示。

圖4 連接示意圖

2.6 調(diào)試接口

調(diào)試接口采用兩路RS232串口與調(diào)試計(jì)算機(jī)相連，同時(shí)提供20針仿真器接口，用于Multi-ICE、Trace32等仿真調(diào)試工具的連接。

ARM 處理器最小系統(tǒng)與外設(shè)之間通過16245總線緩沖器進(jìn)行數(shù)據(jù)總線和地址總線的隔離。將處理器最小系統(tǒng)與外設(shè)電路進(jìn)行隔離，易于調(diào)試和故障定位。

NorFLash 和SDRAM 都掛接在ARM 處理器的數(shù)據(jù)總線和地址總線上形成處理器最小系統(tǒng)，為將最小系統(tǒng)中數(shù)據(jù)總線和地址總線相隔離，設(shè)計(jì)隔離電路。除最小系統(tǒng)的外設(shè)數(shù)據(jù)總線或地址總線發(fā)生短路或粘連，不會影響到最小系統(tǒng)中的總線，最小系統(tǒng)能夠正常啟動運(yùn)行。

3 ARM 處理器啟動過程

（1）模塊上電，電源電路向最小系統(tǒng)中輸入3.3 V，1.8 V。

（2）32.768 kHz 晶體起振，18.432 MHz 晶體起振。

（3）FPGA 器件向最小系統(tǒng)中輸入復(fù)位信號。

（4）ARM 處理器復(fù)位后，為了降低啟動時(shí)所需的功耗，ARM 處理器默認(rèn)將18.432 MHz 晶體輸入禁能，該晶體停振。

（5）ARM 處理器在32.768 kHz 時(shí)鐘驅(qū)動下，從FLASH 存儲器開始運(yùn)行代碼。

（6）使能18.432 MHz 晶體，并起振。

（7）ARM 處理器驅(qū)動時(shí)鐘變?yōu)?80 MHz，將代碼由FLASH 載入SDRAM 中，程序跳轉(zhuǎn)SDRAM 開始運(yùn)行。

（8）初始化串口，向串口打印調(diào)試信息，基于最小系統(tǒng)的功能得以實(shí)現(xiàn)。

4 結(jié)束語

隨著信息技術(shù)的快速發(fā)展，單片機(jī)不管是在功能和速度上，還是功耗上都與32位的微處理器無法比。本文采用的AT91RM9200微處理器，通過外擴(kuò)存儲器，增加ARM 芯片的存儲單元，最小系統(tǒng)得以實(shí)現(xiàn)，經(jīng)實(shí)際應(yīng)用證明，上述設(shè)計(jì)是實(shí)用、穩(wěn)定且可靠的。