基于RocketIO 高速串行回環(huán)通信的實現(xiàn)

蘇秀妮，李英利

(西安電子科技大學(xué) 電子工程學(xué)院，陜西 西安 710071)

隨著信息流量的增長，當(dāng)今社會對信息的處理速率提出了較高的要求，尤其是圖像、視頻等多媒體領(lǐng)域，促使了高速通信行業(yè)的迅速發(fā)展，同時也使高速可靠通信成為當(dāng)前的研究熱點(diǎn)［1－2］。國內(nèi)外高速收發(fā)器的快速發(fā)展推動了高速傳輸行業(yè)的迅猛變化。當(dāng)前國外高速傳輸速率已達(dá)到THz 級別，而在國內(nèi)仍處于MHz 時國外已實現(xiàn)了64 GHz［2－3］，目前國外可普遍實現(xiàn)100 GHz 以上的傳輸速率，采樣速率也已達(dá)到20 Gsample/s。雖國內(nèi)在此方面的應(yīng)用也較多，但可實現(xiàn)的速率還遠(yuǎn)未達(dá)到要求，其中可實現(xiàn)1 Gbit·s－1速率占多數(shù)。因此國內(nèi)在該方面的發(fā)展仍有較大的提升空間。鑒于此，文中提出一種基于RocketIO 高速串行回環(huán)通信的實現(xiàn)，該設(shè)計有助于高速串行通信的實現(xiàn)，且具有速率快、可靠性高及開發(fā)容易等優(yōu)勢。

1 高速串行回環(huán)

1.1 高速串行收發(fā)器

高速串行回環(huán)是基于RocketIO 高速串行收發(fā)器，回環(huán)是高速串行收發(fā)器本身攜帶的。RocketIO 高速串行收發(fā)器是Xilinx 集成在VirtexII pro 以上系列的專用高速串行收發(fā)器，可實現(xiàn)Gbit·s－1的傳輸速率，支持多種協(xié)議，且應(yīng)用廣泛［3］。其主要組成如圖1所示。

如圖1 所示，RocketIO 高速串行收發(fā)器主要由物理編碼層(PCS—Physical Code Subplayer)和物理媒介層(PMA—Physical Media Acess Physical)構(gòu)成，PCS 層包括周期冗余檢測(CRC—Cyclic Redundancy Check)、8B/10B 編碼、發(fā)送FIFO、8B/10B 解碼以及用于通道綁定和時鐘修正的彈性緩沖器等主要模塊;PMA 層主要包括串行轉(zhuǎn)換、差分接收器、并串轉(zhuǎn)換以及接收時鐘恢復(fù)等模塊。發(fā)送器先經(jīng)CRC 按照一定的算法規(guī)則設(shè)計的校驗碼插入欲發(fā)送的數(shù)據(jù)中，然后進(jìn)行8B/10B編碼，將數(shù)據(jù)輸入到發(fā)送FIFO 中，再經(jīng)過并串轉(zhuǎn)換后，最終以差分串行數(shù)據(jù)流的格式輸出。接收器接收到該差分串行數(shù)據(jù)流后，先進(jìn)行串并轉(zhuǎn)換，將其轉(zhuǎn)換成并行數(shù)據(jù)，再進(jìn)行8B/10B 解碼，將數(shù)據(jù)流對齊后輸出該并行數(shù)據(jù)［4］。

以上是RocketIO 的工作原理，其中PCS 和PMA將該收發(fā)器分成2 個回環(huán)，即圖1 所示的并行回環(huán)和串行回環(huán)。

圖1 高速串行收發(fā)器結(jié)構(gòu)圖

1.2 回環(huán)概述

回環(huán)模式是收發(fā)器的專有設(shè)置，數(shù)據(jù)由發(fā)送端輸入，然后從接收端輸出，由于數(shù)據(jù)流向路徑從發(fā)送端到接收端是一個回環(huán)，故稱為回環(huán)模式。正如發(fā)送器發(fā)送數(shù)據(jù)，接收器接收數(shù)據(jù)，只是發(fā)送器和接收器在同一個收發(fā)器中，故數(shù)據(jù)路徑恰好為一個回環(huán)。每個收發(fā)器內(nèi)部均有專用的PRBS 生成器和檢測器來檢測錯誤［5］。由于一個RocketIO 中包含有2 個GTX 收發(fā)器，故共有4種回環(huán)。圖2 給出了一個GTX 中的4 種回環(huán)。

圖2 GTX 中的4 種回環(huán)

4 種不同回環(huán)的劃分是由所處的位置決定的，對于一個收發(fā)器而言，由TX－PCS 和RX－PCS 構(gòu)成的是近端PCS 回環(huán)，即圖2 中所示的①路徑。由TXPCS、RX－PCS、TX－PMA 和RX－PMA 構(gòu)成近端PMA回環(huán)，即圖2 中所示的②路徑。物理位置較遠(yuǎn)的收發(fā)器的TX－PMA、RX－PMA 和第1 個收發(fā)器的PCS、PMA 構(gòu)成的回環(huán)稱為遠(yuǎn)端PMA 回環(huán)，即圖2 中所示的③路徑。物理位置較遠(yuǎn)的收發(fā)器(第2 個收發(fā)器)的TX－PCS、RX－PCS 和第1 個收發(fā)器的PCS、PMA構(gòu)成的回環(huán)稱為遠(yuǎn)端PCS 回環(huán)，即圖2 中所示的④路徑。其中遠(yuǎn)端的2 種回環(huán)均與第1 個收發(fā)器的發(fā)送端和第2 個收發(fā)器的接收端相連，第1 個收發(fā)器的接收端和第2 個收發(fā)器的發(fā)送端相連。

近端PCS 回環(huán)主要是驗證第1 個收發(fā)器PCS 層的通信狀況以及該層的參數(shù)變化對通信結(jié)果的影響;近端PMA 主要是驗證第1 個收發(fā)器的通信過程以及該收發(fā)器參數(shù)變化對通信結(jié)果的影響;同理遠(yuǎn)端PCS回環(huán)、遠(yuǎn)端PMA 作用與近端PCS 回環(huán)、近端PMA 回環(huán)作用相同。

2 回環(huán)實現(xiàn)

2.1 回環(huán)實現(xiàn)原理

不同的回環(huán)測試不同的模塊，可通過設(shè)置LOOPBACK 端口來選擇所需回環(huán)，LOOPBACK 是一個3 bit寬度的端口，可提供8 種組合，但可用組合僅5 種，其余組合均是保留。以Xilinx 的FPGA 為平臺，以Virtex5系列的FXT 為對象，用ISE 實現(xiàn)高速串行收發(fā)器的不同回環(huán)，用Modelsim 對其進(jìn)行仿真。實現(xiàn)這4種回環(huán)的原理如圖3 所示。

圖3 回環(huán)實現(xiàn)原理

圖3 中，1 個RocketIO 收發(fā)器包含兩個收發(fā)器，可以實現(xiàn)4 種不同的回環(huán)，回環(huán)設(shè)計可根據(jù)指標(biāo)要求設(shè)計滿足要求的參數(shù);數(shù)據(jù)產(chǎn)生模塊提供仿真數(shù)據(jù)，數(shù)據(jù)接收模塊是接收到的RocketIO 輸出數(shù)據(jù);校驗?zāi)K指示接收到的數(shù)據(jù)與產(chǎn)生的數(shù)據(jù)是否相同。在4 種回環(huán)的實現(xiàn)中，數(shù)據(jù)產(chǎn)生模塊提供的數(shù)據(jù)是Matlab 產(chǎn)生的10 000 個隨機(jī)二進(jìn)制數(shù)，數(shù)據(jù)接收模塊將收發(fā)器輸出的數(shù)據(jù)放在指定的文件夾中，校驗?zāi)K將數(shù)據(jù)接收模塊接收到的數(shù)據(jù)和數(shù)據(jù)產(chǎn)生模塊產(chǎn)生的數(shù)據(jù)進(jìn)行比較，當(dāng)發(fā)現(xiàn)兩個模塊的數(shù)據(jù)不同時，有相應(yīng)的端口和內(nèi)容指示，便于觀察和定位錯誤信息。

2.2 回環(huán)仿真實現(xiàn)

該設(shè)計工作在參考時鐘為250 MHz 的速率下，回環(huán)實現(xiàn)結(jié)果中各個端口的意義如下所述，REFCLK_N_IN 和 REFCLK_P_IN 是差分時鐘輸入端口;LOOPBACK0_IN 和LOOPBACK1_IN 分別是通道0、1回環(huán)種類選擇端口;TXDATA0 和TXDATA1 分別是通道0、1 的并行數(shù)據(jù)發(fā)送端口;RXDATA0 和RXDATA1分別是通道0、1 的并行數(shù)據(jù)接收端口;RXN0_IN 和RXP0_IN 是通道0 的差分輸入端口，RXN1_IN 和RXP1_IN 是通道1 的差分輸入端口;error0_count 和error1_count 分別是指示通道0、1 接收的數(shù)據(jù)與發(fā)送的數(shù)據(jù)相比較，數(shù)據(jù)不相同的個數(shù)。

2.2.1 近端PCS 回環(huán)實現(xiàn)

選擇近端PCS 回環(huán)時，將LOOPBACK 設(shè)置為001。近端PCS 回環(huán)是在并串轉(zhuǎn)換和串并轉(zhuǎn)換之前的回環(huán)，如圖2 中①所示路徑。圖4 是近端PCS 回環(huán)的仿真結(jié)果。

圖4 近端PCS 回環(huán)實現(xiàn)結(jié)果

圖4 中，LOOPBACK 為001，即選擇的回環(huán)是近端PCS 回環(huán)。從仿真結(jié)果可看出，error0_count 和error1_count 的值均為0，說明接收到的數(shù)據(jù)和發(fā)送的數(shù)據(jù)相同，并無不同情況，故接收端可以正確地接收發(fā)送端發(fā)送的并行數(shù)據(jù)，即RXDATA 接收到的數(shù)據(jù)應(yīng)和TADATA發(fā)送的數(shù)據(jù)相同，不會出現(xiàn)誤碼和移位現(xiàn)象。

2.2.2 近端PMA 回環(huán)實現(xiàn)

選擇近端PMA 回環(huán)時，將LOOPBACK 設(shè)置為010。近端PMA 回環(huán)發(fā)送端發(fā)送的數(shù)據(jù)是并行數(shù)據(jù)，然后經(jīng)并串轉(zhuǎn)換將其轉(zhuǎn)換成串行數(shù)據(jù)輸出，接收端接收該串行數(shù)據(jù)，并將其轉(zhuǎn)換為并行數(shù)據(jù)輸出，如圖2所示的②路徑。圖5 是近端PMA 回環(huán)的仿真結(jié)果。

圖5 近端PMA 回環(huán)實現(xiàn)結(jié)果

圖5 中，LOOPBACK 為010，即選擇的回環(huán)是近端PMA 回環(huán)。其仿真結(jié)果與近端PCS 回環(huán)實現(xiàn)結(jié)果相同。

2.2.3 遠(yuǎn)端PMA 回環(huán)實現(xiàn)

選擇遠(yuǎn)端PMA 回環(huán)時，將LOOPBACK 設(shè)置為100。遠(yuǎn)端PMA 回環(huán)是由近端PMA 回環(huán)、并串轉(zhuǎn)換以及串并轉(zhuǎn)換組成的回環(huán)，如圖2 所示的③路徑。圖6是遠(yuǎn)端PMA 回環(huán)的仿真結(jié)果。

圖6 遠(yuǎn)端PMA 回環(huán)實現(xiàn)結(jié)果

圖6 中，LOOPBACK 為100，即選擇的回環(huán)是遠(yuǎn)端PMA 回環(huán)。從仿真結(jié)果可知，error0_count 和error1_count的值為0，差分接收端口接收到的數(shù)據(jù)流和差分發(fā)送端口發(fā)送的數(shù)據(jù)流相同，接收端也可正確地接收發(fā)送端發(fā)送的并行數(shù)據(jù)，即RXDATA 接收到的數(shù)據(jù)應(yīng)和TADATA 發(fā)送的數(shù)據(jù)相同，同樣不會出現(xiàn)誤碼和移位現(xiàn)象。

2.2.4 遠(yuǎn)端PCS 回環(huán)實現(xiàn)

選擇遠(yuǎn)端PCS 回環(huán)時，將LOOPBACK 設(shè)置為110。遠(yuǎn)端PCS 回環(huán)是由遠(yuǎn)端PMA 回環(huán)、并串轉(zhuǎn)換以及串并轉(zhuǎn)換之后的部分組成的回環(huán)，該回環(huán)包含兩個收發(fā)器。如圖2 所示④路徑。圖7 是遠(yuǎn)端PCS 回環(huán)的仿真結(jié)果。

圖7 遠(yuǎn)端PCS 回環(huán)實現(xiàn)結(jié)果

圖7 中，LOOPBACK 為110，即選擇的回環(huán)是遠(yuǎn)端PCS 回環(huán)。仿真結(jié)果與上述3 種回環(huán)相同。

從仿真結(jié)果看，以上各個回環(huán)均實現(xiàn)無誤碼和移位，說明該設(shè)計有較高的可靠性，其主要是因為該設(shè)計是基于專用高速收發(fā)器RocketIO 的，該收發(fā)器已被驗證能夠?qū)崿F(xiàn)高可靠性，但是在高速串行通信中，RocketIO收發(fā)器要依據(jù)需要設(shè)計，實際中并非發(fā)送器和接收器均要使用，該系統(tǒng)的誤碼率與前端的信號提供有較大的關(guān)系，故高速串行回環(huán)能夠?qū)崿F(xiàn)的誤碼率是高速串行通信可實現(xiàn)誤碼率的最佳情況。

3 結(jié)束語

文中設(shè)計了一種基于RocketIO 高速串行回環(huán)通信的實現(xiàn)方法，RocketIO 高速串行回環(huán)不僅在高速串行通信開發(fā)階段有助于熟悉高速收發(fā)器的工作原理，并在調(diào)試階段有助于檢查和定位錯誤，促進(jìn)了高速串行通信的開發(fā)，且可靠性高、便于開發(fā)。

［1］ 馬騰飛，吳志勇.基于XAUI 協(xié)議的10Gb/s 光纖通信系統(tǒng)［J］.計算機(jī)工程，2010，36(17):264－266.

［2］ 歐陽科文，黎福海.基于RocketIO 的SATA 物理層高速串行傳輸實現(xiàn)［J］.計算機(jī)測量與控制，2009，17(5):937－939.

［3］ Xilinx Corporation.Virtex－5 FPGA user guide［M］.USA MA:Xilinx Corporation，2010.

［4］ Xilinx Corporation.Virtex－5 FPGA RocketIO GTX transceiver user guide［M］.USA MA:Xilinx Corporation，2009.

［5］ ANNE M，AKIRA K.External loopback testing experience with high speed serial interfaces［C］.Guangzhou:International Test Conference，2008.