從光刻、檢測到結(jié)構(gòu)，5nm先進工藝的技術(shù)紛爭

薛山

芯片制作的流程，首先是根據(jù)芯片的設(shè)計目的進行邏輯設(shè)計和規(guī)則制定，并根據(jù)設(shè)計圖制作掩模，接下來就需要光刻技術(shù)將掩模投射到光敏膠上，再經(jīng)歷刻蝕、離子注入、薄膜沉積、化學(xué)機械研磨等步驟，最后再進入切割、貼片、封裝、測試后才算完成。其中光刻是半導(dǎo)體芯片生產(chǎn)流程中最復(fù)雜、最關(guān)鍵的工藝步驟，可以說光刻的工藝水平直接決定芯片的制程水平和性能水平，芯片在生產(chǎn)中需要進行20～50次的光刻循環(huán)，耗時占整個生產(chǎn)環(huán)節(jié)的一半左右，占芯片生產(chǎn)成本的三分之一，所以，稱光刻技術(shù)是整個芯片制造產(chǎn)業(yè)的核心也不為過。而今年的光刻工藝節(jié)點將來到5nm，在這個被稱為工藝拐點的位置，將會有哪些技術(shù)上的全面革新呢？一起來研究一下吧。

一切都要從EUV光源說起……

光刻工藝的核心就是光刻機，從基本原理來說，光刻機的投影能力，也即光學(xué)上能達到多小的分辨率角受制于光學(xué)衍射極限，根據(jù)瑞利判據(jù)，減小工藝因子常數(shù)、增大數(shù)值孔徑和縮小光源波長可以縮小分辨率角，也就是實現(xiàn)更小的器件特征尺寸，但目前來看前兩者已經(jīng)幾乎達到了物理極限，所以想要更進一步就需要發(fā)展更短波長光源。在7nm時代依然可以用193nm浸潤式DUV深紫外光刻機，通過至少4次套刻曝光來實現(xiàn)，但缺點是成本很高，良率很低，也只有擁有大量經(jīng)驗的頂級代工廠才有能力做。但到5nm節(jié)點之后，DUV已經(jīng)基本無法再支撐更多的套膜曝光，所以需要更短波長的光源，目前來看新選擇就是13.5nm的極紫外EUV，還是以7nm節(jié)點為例，EUV光刻機只需一次掩模就能實現(xiàn)，無疑會大大減少相應(yīng)的成本和時間，并明顯提高良率。

事實上對EUV光源的研究早在20世紀80年代就已經(jīng)開始，國內(nèi)的長春光機所在2002年就研制出了EUV光刻原理裝置，并在2017年研制出線寬32nm的EUV光刻投影曝光裝置，不過科研與商用還是有著巨大的現(xiàn)實鴻溝。EUV光源需要至少205W的穩(wěn)定輸出功率，同時需要整個光刻機的體積和重量控制在合理范圍內(nèi)，并且低污染、易于維修維護，除此之外因為13.5nm屬于超高能量光束，不會被透射型光學(xué)系統(tǒng)完全吸收，所以需要重新設(shè)計一套離軸反射鏡系統(tǒng)，并且對鏡面粗糙度要求極高，目前的鉬硅多層反射膜對EUV光的反射率可以達到70%，但考慮到整套系統(tǒng)有多個反射面，所以最終抵達基板的光能其實已經(jīng)很少，所以才需要高功率的EUV光源。

EUV光刻機是5nm節(jié)點往后的絕對核心

而目前來看，易于商用的EUV光源需要利用高強度脈沖激光來照射靶材，使其產(chǎn)生高溫等離子體并輻射EUV光，ASML最新的EUV光刻機使用的就是二氧化碳激光器照射液滴型錫靶，達到了5%～6%的能量轉(zhuǎn)換率，也就是100W的激光器輸入可以實現(xiàn)5～6W的EUV光輸出，這已經(jīng)是目前的極限水平。在此基礎(chǔ)之上，還需要在光刻機內(nèi)充入惰性氣體并外加磁場，來嚴格控制靶材被照射后產(chǎn)生的金屬碎屑，因為碎屑會損傷、污染反射膜并降低EUV光轉(zhuǎn)換率，這顯然是不能被接受的。

所以不難看出，雖然EUV是5nm之后的必需，但EUV光刻機本身就有非常多的難點需要攻克，目前最先進的型號是ASML的NXE 3400C型，多次套膜曝光的極限分辨率為1.5nm，可滿足5nm（需極限分辨率2.4nm）甚至3nm節(jié)點的制造需求，還會推出輸出功率達350W的產(chǎn)品……簡單來說，光刻，尤其是先進工藝的光刻是一個需要超高投資的產(chǎn)業(yè)。而且別忘了，它還只是芯片生產(chǎn)的環(huán)節(jié)之一，設(shè)計時的EDA工具、制造過程中的檢測，以及后續(xù)的封測工藝都必須跟上，才能完善整個鏈條。

5nm產(chǎn)線是2020年的關(guān)鍵工藝，單臺積電就為產(chǎn)線投資超1600億元人民幣

在這方面，ASML近期又推出了自家的多光束前道量檢測機HMI eScan1000，可以實現(xiàn)3×3陣列的9束檢測光同時工作。簡單來說，光檢測就是向晶圓發(fā)射光線，通過反射的光線來對潛在的缺陷進行檢測，而多光束則是指同時發(fā)射多道光束，且每道光束又由上萬道細光束組成，相當(dāng)于通過多線程處理的方式來提高檢測效率，ASML官方宣稱使用新檢測機能讓單位時間產(chǎn)能提高6倍之多……簡單來說，5nm不僅是代工廠，更是設(shè)備廠和材料廠的一次全面升級，再加上目前各國對芯片產(chǎn)業(yè)的重視度都提高到了前所未有的地步，這意味著行業(yè)可能會迎來新一輪的洗牌。

晶體管之選，F(xiàn)inFET與GAA成分水嶺

落到具體的產(chǎn)品設(shè)計來看，伴隨著制程的不斷下探，漏電、電壓不穩(wěn)等短通道效應(yīng)將會不斷加劇，所以晶體管的具體設(shè)計就非常重要了，早在2011年的22nm制程時代，英特爾就將FinFET鰭式場效應(yīng)晶體管商業(yè)化，這個立體式的結(jié)構(gòu)就是為了改善漏電并縮短晶體管柵長，但時隔近10年后這一結(jié)構(gòu)還是否能在5nm甚至3nm時代發(fā)揮作用，半導(dǎo)體代工的三大巨頭——臺積電、英特爾和三星有成兩派的趨勢，臺積電在今年第一季度法人說明會上透露了在3nm制程他們依然會延續(xù)FinFET的思路。與之對應(yīng)的，英特爾和三星都選擇了新式的GAA閘極全環(huán)晶體管工藝，英特爾預(yù)計2023年推出GAA技術(shù)5nm芯片，而三星則選擇在3nm時代進入GAA時代。

5nm/3nm時代，晶體管的具體設(shè)計或?qū)⒊蔀殛P(guān)鍵

如果成熟晶體管結(jié)構(gòu)在先進工藝上依然能夠保持性能、功耗控制等方面的優(yōu)勢，那么對于下游客戶來說就不必做太大的設(shè)計改變，對代工廠本身來說也能夠節(jié)省掉更換生產(chǎn)工具的成本，再加上規(guī)模經(jīng)濟的刺激，無疑將會是一個雙贏的局面。但萬一FinFET無法在更先進的制程下兌現(xiàn)性能，輸給三星或英特爾GAA的話，結(jié)果就是下游廠商流失用戶，代工廠丟掉訂單，所以這一步的決策其實很關(guān)鍵。

而且對新型晶體管結(jié)構(gòu)的探索其實也一直在繼續(xù)，比如imc推出的全新結(jié)構(gòu)Forksheet FET和GAA架構(gòu)下的Complementary FETs……可以說很多上游廠商都對新時代所帶來的機遇躍躍欲試。但說到底，先進半導(dǎo)體制造是一個無比“燒錢”的產(chǎn)業(yè)，所以追求新技術(shù)和控制成本這兩手都得抓緊。并且考慮到這個產(chǎn)業(yè)鏈非常的長，決不能只把眼光放在光刻機等某一個環(huán)節(jié)上。

編輯觀點

總體來說，今年的5nm制程因采用EUV光刻而牽動了整個產(chǎn)業(yè)鏈的同步進化，而且這種變化的方向是未知的，有可能會有一些我們現(xiàn)在熟悉的企業(yè)在未來發(fā)展幾年后慢慢淡出視野，自然也可能會有一些新名字出現(xiàn)在大眾視野當(dāng)中。作為目前人類最精密的科技集大成者，先進制程的芯片工藝在很長時間內(nèi)都會是IT圈內(nèi)的核心話題，尤其是“國際上如何發(fā)展，國內(nèi)又將如何追趕”更將會是最受關(guān)注的主題，甚至可以說沒有之一。