基于BSC9132平臺(tái)的雙波形DSP軟件系統(tǒng)設(shè)計(jì)?

（廣州海格通信集團(tuán)股份有限公司 廣州 510663）

1 引言

在信息技術(shù)飛速發(fā)展的今天，信息的高速傳輸在各行各業(yè)中已是必然需求，然而在某些特殊領(lǐng)域，如海上船船通信、海上與岸基通信、地空通信等，由于其自身特點(diǎn)及地理?xiàng)l件的限制，無(wú)法直接使用地面網(wǎng)絡(luò)，且傳統(tǒng)4G基站存在覆蓋范圍小的缺點(diǎn)，在海上大量鋪設(shè)基站顯然不太現(xiàn)實(shí)[1～4]。衛(wèi)星通信系統(tǒng)雖能夠滿足大覆蓋范圍的需求，但其存在時(shí)延大、系統(tǒng)造價(jià)及運(yùn)行成本較高的缺點(diǎn)[5～6]，對(duì)此，文章提出了一種基于BSC9132平臺(tái)DSP的寬窄帶雙波形并發(fā)的基站物理層設(shè)計(jì)方式，用于保證高速數(shù)據(jù)傳輸能力的同時(shí)達(dá)到擴(kuò)大基站覆蓋范圍的目的，滿足這些特殊領(lǐng)域的通信需求，作為地面通信與衛(wèi)星通信的補(bǔ)充。

2 BSC9132平臺(tái)介紹

BSC9132芯片是Freescale公司面向小基站解決方案研制的產(chǎn)品，主要用于小型移動(dòng)通信基站、智能電網(wǎng)控制、軍工領(lǐng)域等。BSC9132芯片由兩個(gè)基于Power Architecture技術(shù)的e500內(nèi)核、兩個(gè)StarCore SC3850 DSP內(nèi)核和若干MAPLE（Multi Accelerator Platform Engine，多加速器平臺(tái)引擎）基帶加速處理單元組成，能夠滿足高性能、低成本、集成解決方案的需求。

e500內(nèi)核基于Power Architecture技術(shù)，主要用于高層協(xié)議開(kāi)發(fā)，如部署接入層、傳輸層、網(wǎng)絡(luò)層、主控以及聲碼話等功能，實(shí)現(xiàn)通信波形的整體調(diào)度。DSP由兩個(gè)StarCore SC3850內(nèi)核組成，定位于主流的DSP應(yīng)用市場(chǎng)，如無(wú)線通信、電力通信等行業(yè)，主要用于通信波形的物理層功能實(shí)現(xiàn)。文章主要關(guān)注基帶部分的設(shè)計(jì)與開(kāi)發(fā)，因此僅對(duì)DSP部分性能參數(shù)進(jìn)行介紹。

由表1可知，DSP包含兩個(gè)核，每個(gè)核主頻最高達(dá)1.2G；擁有L1、L2等較大的高速數(shù)據(jù)緩存空間；具備高數(shù)據(jù)邏輯運(yùn)算能力及尋址能力；同時(shí)擁有多個(gè)支持常用標(biāo)準(zhǔn)協(xié)議的硬件加速器和外部CPRI（Common Public Radio Interface，通用公共無(wú)線電接口）接口，因此可以在DSP雙核中完成物理層算法的實(shí)現(xiàn)、流程控制等功能。

表1 BSC9132芯片參數(shù)介紹[7～8]

3 雙波形軟件系統(tǒng)設(shè)計(jì)

通信波形物理層的實(shí)現(xiàn)主要包含算法實(shí)現(xiàn)、時(shí)序控制、狀態(tài)控制、消息交互、射頻收發(fā)控制等。算法實(shí)現(xiàn)、時(shí)序控制、狀態(tài)控制屬于DSP內(nèi)部實(shí)現(xiàn)的功能，除軟件實(shí)現(xiàn)的功能以外，部分復(fù)雜的運(yùn)算需要用到硬件加速器。消息交互、射頻收發(fā)控制除涉及DSP內(nèi)部核間交互外，還涉及處理器間的交互，如DSP核與e500核的交互、DSP與CPRI模塊的交互。雙波形DSP軟件功能框架及流程控制如圖1所示。

由圖1可知，雙波形軟件中以DSP的雙核分別處理寬窄帶波形的物理層處理流程，外部接口主要涉及DSP雙核與e500核的通信、DSP與CPRI模塊的交互。為保證兩核進(jìn)行收數(shù)據(jù)搬移時(shí)CPRI模塊已完成子幀數(shù)據(jù)的接收，物理層的子幀中斷通過(guò)配置CPRI的數(shù)據(jù)傳輸結(jié)束中斷提供。同時(shí)，由于寬帶窄帶波形具有相同的子幀長(zhǎng)度，可共用相同的子幀中斷來(lái)保證兩核的同步運(yùn)行，考慮這些因素，可由Core0單獨(dú)對(duì)CPRI接口進(jìn)行收發(fā)控制，在發(fā)送端，寬窄帶波形數(shù)據(jù)同時(shí)映射到CPRI接口的不同位置中進(jìn)行發(fā)送；在接收端，根據(jù)BBU（Base Band Unit，基帶處理單元）與RRU（Remote Radio Unit，射頻拉遠(yuǎn)單元）所擬定的映射接口對(duì)窄帶波形數(shù)據(jù)進(jìn)行提取搬移，并通過(guò)核間中斷通知Core1進(jìn)行窄帶波形數(shù)據(jù)進(jìn)行搬移。雙波形并發(fā)基站需要在RRU射頻端將寬帶與窄帶波形的頻譜分別搬移到不同的頻點(diǎn)，形成兩個(gè)互不干擾的小區(qū)，文章主要關(guān)注BBU基帶部分的軟件設(shè)計(jì)，因此以下主要從DSP雙核的物理層波形軟件設(shè)計(jì)、L1/L2間交互及射頻收發(fā)控制流程來(lái)描述BSC9132芯片上雙波形并發(fā)的設(shè)計(jì)。

圖1 雙波形軟件功能框架

3.1 物理層算法實(shí)現(xiàn)設(shè)計(jì)

圖2 基站物理層下行處理流程圖

圖3 基站物理層上行處理流程圖

如圖2、圖3所示，DSP雙核分別完成寬帶、窄帶波形的上下行數(shù)據(jù)處理過(guò)程，其中下行主要包括數(shù)據(jù)的編碼調(diào)制，上行主要包括數(shù)據(jù)的檢測(cè)、信道估計(jì)、均衡、解調(diào)和譯碼過(guò)程。上下行數(shù)據(jù)的處理除軟件實(shí)現(xiàn)外，對(duì)于較為復(fù)雜耗時(shí)的運(yùn)算，如FFT/IFFT、Turbo譯碼，Viterbi譯碼、CRC校驗(yàn)等可以使用芯片平臺(tái)提供的MAPLE多加速器平臺(tái)[9]來(lái)完成，從而達(dá)到提高軟件運(yùn)行效率的目的。

3.2 L1/L2間交互

物理層波形軟件需要頻繁與上層調(diào)度程序進(jìn)行信令與數(shù)據(jù)的交互，這需要通過(guò)處理器間的通信接口來(lái)完成，BSC9132平臺(tái)提供了一種IPC（Inter Process Communication，進(jìn)程間通信）機(jī)制用于消息的傳輸，IPC機(jī)制既能高效靈活地實(shí)現(xiàn)L1-L2間的通信，同時(shí)也可用于L1-L1進(jìn)程間通信，其所能提供的功能如下[10]：

1）MAC層與PHY層間L1/L2通信接口；

2）PHY層核間的L1/L1通信接口；

3）啟動(dòng)過(guò)程中L1-L2的框架同步；

4）StarCore與Powe Architecture間狀態(tài)/指令的交互；

5）時(shí)鐘同步；

6）跟蹤調(diào)試。

由于IPC機(jī)制能夠通過(guò)不同的通道實(shí)現(xiàn)與兩個(gè)DSP核的并行通信而不相互影響，因此，可通過(guò)開(kāi)辟不同的IPC通道來(lái)實(shí)現(xiàn)上層對(duì)兩種帶寬波形物理層的并行調(diào)度。

3.3 射頻收發(fā)接口

分布式基站系統(tǒng)包含BBU與RRU兩部分，其中BBU完成數(shù)字基帶處理，RRU完成模擬射頻處理功能，兩者通過(guò)光纖連接，光纖傳輸采用CPRI通用標(biāo)準(zhǔn)接口技術(shù)，這是一種規(guī)范BBU內(nèi)部射頻設(shè)備控制器（REC）和RRU射頻設(shè)備（RE）之間的接口標(biāo)準(zhǔn)協(xié)議。基于CPRI接口的分布式基站具有以下優(yōu)點(diǎn)[11]：

1）BBU可集中放置，RRU放置于天線抱桿，既利于設(shè)備維護(hù)，也節(jié)省了機(jī)房空間；

2）應(yīng)用大容量的宏基站可支持大量的光纖，實(shí)現(xiàn)了容量與覆蓋轉(zhuǎn)化；

3）容量大的宏基站可以為多個(gè)RRU所共享，這樣在實(shí)現(xiàn)相同話務(wù)量的同時(shí)，節(jié)省了基帶成本；

4）BBU與RRU通過(guò)光纖連接，避免了傳統(tǒng)基站中饋線干擾帶來(lái)的損耗；

5）適用于人口分布密度稀疏的農(nóng)村到人口密集的城市等多種環(huán)境。

CPRI幀結(jié)構(gòu)由基本幀、超幀和無(wú)線幀組成，如圖4所示。

圖4 CPRI幀結(jié)構(gòu)圖[12]

由圖4可知CPRI的幀結(jié)構(gòu)關(guān)系為1無(wú)線幀=150超幀=150*256基本幀?；編L(zhǎng)：1 Tc=1/3.84 MHz=260.416667 ns，一個(gè)基本幀包含16個(gè)字：W=0…15，字長(zhǎng)依賴于線比特率。

BSC9132芯片平臺(tái)提供了CPRI接口控制模塊，其支持多種線速率，對(duì)應(yīng)的字長(zhǎng)及時(shí)鐘頻率如表2所示。

表2 CPRI線速率[12]

線速率的選取需要根據(jù)波形算法設(shè)計(jì)中的最大數(shù)據(jù)傳輸速率來(lái)進(jìn)行選擇，既要滿足吞吐量的需求，也要考慮傳輸效率。文章設(shè)計(jì)的波形系統(tǒng)中，BBU與RRU間傳輸?shù)腎Q數(shù)據(jù)位寬為16bits，則一對(duì)IQ數(shù)據(jù)占用空間為32bits｛I 16bits，Q 16bits｝，因此，為數(shù)據(jù)映射簡(jiǎn)便，采用2457.6 Mbit/s線比特率，其字長(zhǎng)為32bits，每個(gè)字剛好傳輸一對(duì)IQ數(shù)據(jù)。寬窄帶兩種波形采用相同子幀頻率或者子幀頻率具有倍數(shù)關(guān)系，這樣可使波形控制更為簡(jiǎn)便，且可將寬窄帶雙波形的數(shù)據(jù)統(tǒng)一在主核（Core 0）中進(jìn)行發(fā)送端的映射發(fā)送以及接收端的提取轉(zhuǎn)發(fā)。因此，對(duì)于CPRI的收發(fā)數(shù)據(jù)存儲(chǔ)空間，需要開(kāi)辟在兩核均能夠訪問(wèn)的共享內(nèi)存中。

4 結(jié)語(yǔ)

BSC9132芯片雖然定位于民用小型移動(dòng)基站市場(chǎng)，包含了針對(duì)LTE、WiMAX、UMTS等多種標(biāo)準(zhǔn)的專用硬件加速器，在通用性上存在一定的限制，但由于其性能優(yōu)異、功耗低等特點(diǎn)，同時(shí)除了專用標(biāo)準(zhǔn)硬件加速器外還提供了部分通用的硬件加速器，能夠滿足一般通信波形軟件開(kāi)發(fā)的需求，在其基礎(chǔ)上針對(duì)特殊通信系統(tǒng)波形的需求，實(shí)現(xiàn)寬窄帶波形并發(fā)，既能充分發(fā)揮其雙核的作用，又具備實(shí)現(xiàn)小型化、低成本、低功耗的優(yōu)勢(shì)，能夠滿足艦載、空載基站的特殊需求。