采用CIC的FRM濾波器的System generator實現(xiàn)?

（上海船舶電子設備研究所 上海 201108）

1 引言

FRM技術是目前設計窄過渡帶濾波器應用較廣的一種技術，可設計任意帶寬的窄過渡帶濾波器，且復雜度較低，目前國內(nèi)外對其的研究主要集中在結構優(yōu)化設計［1～5］、相關算法［6］、應用領域以及相應的硬件實現(xiàn)方面［7～8］，其目的是降低實現(xiàn)的復雜度以及相應的工程應用。在結構優(yōu)化方面一般是對原型濾波器和屏蔽濾波器進行優(yōu)化設計，目前在減少FRM濾波器復雜度方面可做的工作不多，多集中在應用與硬件實現(xiàn)方面。

由于CIC濾波器的結構簡單，沒有乘法器、只有加法器、積分器和寄存器，只需將相鄰的數(shù)據(jù)相加即可得到輸出數(shù)據(jù)［9］，適合于工作在高采樣率條件下，具有運算速度快，占用資源少的特點，因此可以將CIC濾波器應用于FRM濾波器中，作為屏蔽濾波器，進一步降低FRM濾波器所需乘法器的數(shù)量，進而降低了復雜度，且CIC多應用在窄過渡帶低通FRM濾波器中。

System generator［10～12］是 Xilinx 公司推出的 DSP設計開發(fā)工具，通過在Matlab的Simulink環(huán)境中搭建模型，然后調用System generator自動將Simulink模型轉換成FPGA可執(zhí)行的模型，直接生成FPGA可執(zhí)行的代碼，然后經(jīng)過綜合、仿真以及相應芯片的配置后下載到硬件環(huán)境中進行測試。

本文通過使用ISE軟件中的System generator工具庫，結合Matlab/Simulink庫搭建相應的模塊來驗證采用CIC的FRM低通濾波器設計方法的硬件可實現(xiàn)性，通過對采用多級內(nèi)插和多級抽取CIC構成的FRM低通濾波器進行分析，并與傳統(tǒng)的FRM低通濾波器進行對比，說明了多級內(nèi)插積分梳狀濾波器在FRM低通濾波器設計中的有效性。

2 頻率響應屏蔽技術（FRM）

頻率響應屏蔽技術［2］（Frequency Response Masking，F(xiàn)RM）是設計窄過渡帶濾波器最常用的方法。通過使用原型濾波器和與其幅度互補的濾波器來產(chǎn)生任意帶寬的窄過渡帶濾波器，且相對于傳統(tǒng)的方法，F(xiàn)RN技術減少了乘法器的使用，進而降低了硬件資源的復雜度，所以近年來對其的應用與研究較多，其基本一級結構如圖1所示。

圖1 FRM濾波器的基本結構

FRM濾波器的結構包括原型濾波器以及和它幅度互補的濾波器和兩個屏蔽濾波器，通過進行內(nèi)插得到過渡帶較窄的濾波器，M為內(nèi)插因子，屏蔽濾波器的作用是去除原型濾波器內(nèi)插引起的多余周期子帶。原型濾波器和兩個屏蔽濾波器的傳輸函數(shù)如下：

其基本的傳輸函數(shù)為

其濾波過程原理如圖2所示。圖中M表示內(nèi)插因子，θ和φ分別為濾波器的通帶截止頻率和阻帶截止頻率，m為一個整數(shù)。圖（a）和圖（b）分別表示FRM濾波器形成的兩種情況。圖（a）表示由插值后的原型濾波器提供過渡帶的情況，圖（b）表示由插值后原型濾波器的互補濾波器提供過渡帶的情況，兩種方法產(chǎn)生的過渡帶寬度一樣，但是各個濾波器的通帶寬度不一樣，而且每個濾波器中的子濾波器的階數(shù)也不一樣，所以產(chǎn)生的目標濾波器的復雜度也不一樣。通過將以上參數(shù)代入不同的表達式來計算以上兩種情況下的各個子濾波器的截止頻率，使其達到最優(yōu)，滿足所設計的低復雜度濾波器的要求。

圖2 FRM濾波器設計原理圖

3 積分梳狀濾波器（CIC）

積分梳狀濾波器一般是用來完成抗混疊（或去鏡像）濾波的［5］，它的沖激響應函數(shù)為

（R為FIR濾波器的長度）

從濾波器的沖激響應可以看出，CIC濾波器是一種具有線性相位的FIR濾波器，當通過卷積和來計算輸出信號時，可以看出其濾波計算只有加法而沒有乘法，只需將相鄰的數(shù)據(jù)相加即可得到輸出數(shù)據(jù)，卷積公式為

由此可以看出積分梳狀濾波器不僅可以節(jié)省硬件資源，而且減少了運算時間。因此將CIC應用在FRM濾波器中可以進一步降低復雜度，其結構圖如圖3所示。

圖3 采用CIC的FRM濾波器

4 FRM濾波器的設計

System generator［7～9］是 Xilinx 公 司開發(fā) 的系 統(tǒng)級DSP設計建模工具，通過在Simulink環(huán)境下，調用Xilinx的工具包，搭建系統(tǒng)模型，完成Simulink功能仿真，同時轉換成硬件可執(zhí)行模型，直接生成用戶需要的FPGA代碼和比特流文件，ISE可以對整個工程文件進行綜合、仿真、布局布線和優(yōu)化設計等，完成芯片配置后可以下載到相應的硬件環(huán)境進行測試（或直接調用System generator的硬件協(xié)仿真功能進行在線測試），并能將結果反饋到Simulink環(huán)境中，提高了設計的靈活性和效率，降低了數(shù)字信號處理的設計人員的工作難度。

System generator和Matlab的Simulink是無縫連接的，能自動將數(shù)字系統(tǒng)設計的系統(tǒng)級模型轉換為用戶需要的硬件描述語言，并能直接完成板上測試，所以在數(shù)字信號處理領域得到了廣泛的應用。FRM濾波器實質上可以看成是一個濾波器組，通過各個濾波器的級聯(lián)來達到最終的目的，因此為了在硬件上測試FRM濾波器的性能，可以選擇使用System generator對本文提出的方法的進行硬件設計，通過調用相應的模塊對算法和系統(tǒng)結構進行建模。

本文設計的低通濾波器的頻率為3400Hz～3500Hz，采樣率為40kHz，通帶波紋為0.01dB，阻帶紋波為65dB，采用System generator與Matlab Simulink模塊的結合進行硬件協(xié)仿真，通過采用不同頻率的正弦信號來測試該濾波器的性能。

圖4 基于內(nèi)插CIC的FRM低通濾波器的結構模型

本文的積分梳狀濾波器采用多級內(nèi)插式的積分梳狀濾波器，為了進行對比本文也對多級抽取式CIC設計的FRM濾波器和基本結構的FRM濾波器進行了研究。為了滿足設計要求本文采用5級CIC濾波器作為去鏡像濾波器，來進一步降低旁瓣電平，由于CIC內(nèi)插濾波器可以將采樣率提高相應的倍數(shù)，所以在與傳統(tǒng)等波紋法設計的濾波器進行比較時要加入相應的降采樣模塊使采樣率保持一致，同時為了保證時序的正確，當積分梳狀濾波器中的差分延時因子為1時，積分梳狀濾波器中有相應的延遲單元，降采樣模塊中也有延遲單元，所以在積分梳狀濾波器后增加值為1的延時單元。對于每個子濾波器的設計都采用FIR濾波器設計中的線性相位結構進行設計，由于系數(shù)的對稱性，采用折疊結構可使所設計的濾波器的乘法器數(shù)量減少一半左右，同時也要區(qū)分偶數(shù)階次和奇數(shù)階次濾波器所需要延時單元的不同。整個濾波器的結構如圖4所示。

為了與等波紋切比雪夫逼近法產(chǎn)生的濾波器進行比較，本文選取了兩個頻率不同的正弦信號作為信號源分別通過兩個濾波器進行濾波處理，濾波后的頻譜如圖5所示。下圖為采用等波紋法設計的濾波器濾波后，Simulink的輸出數(shù)據(jù)導入到Matlab后編寫代碼得到的頻譜結果。

圖5 等波紋法濾波后的頻譜圖

采用本文方法設計的FRM濾波器濾波后，將Simulink仿真輸出導入到Matlab環(huán)境中，通過編寫相應的Matlab代碼得到對應的頻譜圖如圖6所示。

圖6 濾波結果Matlab頻譜圖

將上述結果與采用基本一層結構設計的FRM濾波器進行對比，其基本結構圖如圖7所示。

也將Simulink仿真輸出的結果導入到Matlab環(huán)境中，通過編寫相應的Matlab代碼得到對應的頻譜圖如圖8所示。

根據(jù)仿真得到的頻譜圖可以知道，當所取的數(shù)據(jù)位數(shù)和精度都一樣時，本文的設計方法和基本結構的FRM結構的設計方法產(chǎn)生的濾波效果是一樣的，但是本文所采用的積分梳狀濾波器由于沒有乘法器，當不考慮級聯(lián)用到的乘法運算時，在所搭建的模型中比傳統(tǒng)直接設計FRM濾波器少使用了26個乘法器，復雜度降低約15%，加法器也有所減少。當選取其他頻率進行測試時兩者所得波形基本都是一樣的。

圖7 基本結構FRM低通濾波器結構模型

圖8 濾波結果Matlab頻譜圖

為了說明本文所采用的內(nèi)插CIC的有效性，采用多級CIC抽取濾波器設計的FRM濾波器進行對比，即將CIC內(nèi)插濾波器換成CIC抽取濾波器模塊，采用與之前相同的信號源，其結構如圖9所示。

采用和之前一樣的信號源，加入相應的升采樣模塊使采樣率保持不變，運行仿真，采用和之前相同的處理方式，導入到Matlab環(huán)境中，通過編寫相應的Matlab代碼得到對應的頻譜圖如圖10所示。

由圖可知所得結果明顯不如基于多級CIC內(nèi)插濾波器設計的FRM低通濾波器，所以不適合用在FRM濾波器的設計中，說明了本文設計方法的準確性。

圖9 基于抽取CIC的FRM低通濾波器的結構模型

圖10 濾波結果Matlab頻譜圖

5 結語

本文通過將CIC濾波器應用到FRM濾波器的結構中去在滿足設計要求的同時，降低了設計濾波器的乘法器的數(shù)量，進而節(jié)約了一定的硬件資源，經(jīng)過分析本文所采用的的方法設計復雜度比傳統(tǒng)的FRM濾波器降低了約15%。通過采用System generator進行測試驗證，證明了該方法可以在FPGA芯片上實現(xiàn)，使用System generator進行驗證，證明了此方法的有效性，提高了設計的效率，縮短了設計周期。