硅基芯片TRL校準件的設計與制作

甄建宇 陳娜

摘? 要：為了滿足在K/Ka頻帶下設計硅基芯片電路時對器件模型精確測試的要求，文章分析了實現(xiàn)精確校準的硅基芯片TRL校準技術。根據(jù)TRL校準原理設計并制作了相應的校準件，用去嵌入的方式提取了片上電感、電容模型。在20 GHz～ 30 GHz高頻應用中，驗證了模型的準確性。實際測試結果表明該校準件達到了預期效果，仿真值與實測值擬合一致性好。

關鍵詞：硅基芯片;TRL校準技術;去嵌入

中圖分類號：TN386? ? ? 文獻標識碼：A 文章編號：2096-4706（2020）20-0023-04

The Design and Manufacture of TRL Calibration Part for Silicon-based Chip

ZHEN Jianyu1，CHEN Na2

（1.The 13th Research Institute of China Electronics Technology Group Corporation，Shijiazhuang? 050051，China;

2.China Electronics Import and Export Co.，Ltd.，Beijing? 100036，China）

Abstract：In order to meet the requirements for precise testing of device models when designing silicon-based chip circuits in the K/Ka band，the article analyzes the TRL calibration technology of silicon-based chips that can achieve precise calibration. According to the TRL calibration principle，the corresponding calibration part was designed and manufactured，the inductance and capacitance models on chip were extracted by means of de-embedding. In 20 GHz～30 GHz high frequency applications，the accuracy of the models was verified. Measurement results show that the calibration part achieved the desired results，the simulated value and the measured value are in good agreement.

Keywords：silicon-based chip;TRL calibration technology;de-embedding

0? 引? 言

硅基芯片電路具有低成本、高集成度的特點。這些年隨著硅基芯片在微波射頻領域的應用越來越廣泛，其設計的準確性越來越受到關注。對微波集成電路的設計者來說，器件的模型是否準確，直接決定了芯片電路的設計效率。為了減少流片次數(shù)并降低成本，需要對片上晶體管、電容、電感等器件模型進行準確地提取。

微波在片測試系統(tǒng)在使用前，需要用相應的校準方法做矢量校準。目前商用的校準方法主要有兩種：一種是采用集總參數(shù)元件作為標準，如LRRM標準、SOLT標準等;一種是基于共面波導傳輸線的TEM模進行校準，如TRL標準[1]。本文采用的TRL校準方法相比于采用集總參數(shù)元件，易于加工制作，且精度不依賴于元件的精度。其校準參考面為共面?zhèn)鬏斁€直通校準件的中間，校準的精度主要由傳輸線的特征阻抗與系統(tǒng)參考阻抗的偏離造成。另外，由于在片校準不同校準件切換時，探針與校準芯片PAD接觸時所產(chǎn)生的隨機誤差也是不可忽視的[2]。在實際工程應用中，TRL校準方法使用時要求校準件與被測件為同一襯底材料，而且被測件上的過渡傳輸線部分與校準件也要完全一致。美國國家標準與技術研究院對TRL校準技術問題進行了系統(tǒng)性研究，并在21世紀前后提出Multi-TRL校準技術，開發(fā)了相應的校準算法并研制了Multi-TRL校準標準。Multi-TRL校準算法可以對傳輸線特征阻抗作精確定義，并且可以減少在片測試過程的隨機誤差，因此被國際上公認為在片矢量網(wǎng)絡分析儀校準技術中準確度最高的校準方法[3]。國內(nèi)在片TRL校準技術目前應用較少，而芯片設計及探針測試精度要求越來越高，在這種背景下，本文對TRL在片校準技術進行研究。

基于多年工作經(jīng)歷，作者采用了55 nm RF CMOS硅基芯片工藝，并對該工藝進行了專用的片上TRL校準件的設計與制作，同時設計了不同頻段的濾波器電路對提取出來的模型進行驗證。最終實現(xiàn)對器件的仿真模型進行準確提取，從而提高在該工藝上電路的設計準確度和一次流片成功率。

1? TRL校準原理

校準是測試工作第一步，其作用是去除各種誤差項對測試帶來的影響，也是一個去嵌入的過程。先建立相應的誤差模型，確定誤差項，通過校準測試得到誤差項的參數(shù)，然后經(jīng)過計算去除誤差。誤差模型根據(jù)誤差項的階數(shù)分為高階誤差模型和低階誤差模型，圖1中給出了一種8項誤差模型的信號流圖。為了消除圖中的誤差項，需要使用一定的校準方法。TRL校準的準確度較多依賴于傳輸線的特性阻抗，與其他因素無關。所以本文采用了該校準方法。

TRL校準方法是基于一定的誤差項模型，利用三個已知S參數(shù)的校準件分別替代圖1中的被測件DUT，可以得到三種特殊情況下的信號流圖[4]，分別是直通、反射、傳輸線，如圖2所示。其中ΓR為反射系數(shù)，r為傳輸常數(shù)，l為電長度。

根據(jù)圖2中的TRL信號流圖，可以得到3組特定情況的方程式。通過解方程最終可以得出過渡部分的S參數(shù)，這樣校準后的測試系統(tǒng)就可以測得任意模型的S參數(shù)。實際上，硅基芯片在片測試時，這個計算過程是由矢量網(wǎng)絡分析儀完成的。但是，校準后的測試精度是由三個校準件本身所決定。因此如何設計專用硅基芯片的TRL校準件是非常重要的。

2? 硅基芯片TRL校準件的設計與制作

本文所用硅基工藝為55 nm RF CMOS工藝。該工藝共10層金屬，上面兩層金屬較厚，適合低損耗的射頻走線，為了使得校準件傳輸線的特性阻抗盡量接近系統(tǒng)阻抗50 Ω，設計中采用最上層金屬作為信號走線，其余層互聯(lián)加厚均作為地層，這樣最大限度地降低了較準件自身的插入損耗。版圖EM仿真設計采用EMX軟件進行，對直通校準件、短路反射校準件、開路反射校準件、特定長度的傳輸線校準件分別進行了優(yōu)化。加工后的芯片TRL校準件實物照片如圖3所示。

設計中對各個不同的校準件有以下要求：

（1）直通標準件：直通標準件可以分為零長度和非零長度兩種[5]。本文采用零長度定義該標準件。校準參考面定義在直通標準件的中間且無損耗;校準參考面處需滿足公式S12=S21=1∠0°;在校準參考面上，兩個端口的反射系數(shù)均為零。

（2）反射標準件：反射標準件分為短路反射標準件和開路反射標準件，要求符合反射系數(shù)越接近1越好，但不需要精確得到，另外兩個端口的反射系數(shù)必須相等[6]。由于芯片結構中開路反射比短路反射更接近反射系數(shù)為1的要求，本文中最終采用開路反射標準件。

（3）傳輸線標準件：傳輸線標準件是在直通標準件的基礎上，插入一段特定電長度的傳輸線。該傳輸線的特性阻抗是測量時的參考阻抗;該標準件與直通標準件相位的相應差值為20°～160°之間，相位差90°對應頻率下的校準精確度最高;單一傳輸線的帶寬一般只能達到起始頻率的8倍，必要時需要做多段傳輸線[7]。

本文為了重點考慮在K頻段和Ka頻段的測試準確性，在已知工藝參數(shù)εeff的情況下，以30 GHz頻點處滿足傳輸線的電長度為90°來設計，具體計算公式為：

式中， 為傳輸相位，f為頻率，tdelay傳輸延時，c為光速。

校準件加工完成后，對矢網(wǎng)在片測試系統(tǒng)進行探針校準。使用前，先用測試軟件定義頻率范圍為18 GHz～40 GHz，然后分別對各個標準件進行壓片、測試、提取網(wǎng)絡方程等步驟。嚴格的說，探針壓放的位置和壓放的力度都具有一定的隨機性，為了保證探針每次壓完的實測值接近標準件的定義值，可以用程序預先設置自動移針和壓放力度，盡量減小壓針帶來的隨機性測試誤差。

3? 校準效果驗證

為了對校準精度進行驗證，本文同時在該工藝上設計了兩款K頻段和Ka頻段的硅基芯片帶通濾波器，用來進行仿真與實測的對比驗證。首先通過制作好的校準件對在片矢網(wǎng)測試系統(tǒng)進行校準，提取出相應的電容、電感S參數(shù)模型。如圖4（a）、（b）所示，圖中為電容、電感模型的實物照片。然后，在濾波器電路的設計中，均采用提取出來的器件S參數(shù)模型進行仿真，K頻段帶通濾波器在18 GHz～23 GHz，插損的仿真值為4.1 dB，回波損耗12 dB;Ka頻段帶通濾波器在25 GHz～32 GHz，插損的仿真值為4.6 dB，回波損耗13 dB。最后對設計完成的兩個不同頻段的濾波器進行制版、流片。如圖4（c）所示，為K/Ka頻段帶通濾波器的實物照片。

從圖4中可以看出，電容、電感模型采用的過渡傳輸線與TRL校準片的直通標準片一致，這樣可以保證測試的S參數(shù)參考面與校準平面相對應，校準端面就是直通標準件的中間位置。兩個帶通濾波器電路則采用的是成熟的商用級SOLT校準方法校準到探針端面進行測試，保證對比的正確性。對比電路仿真與芯片實測結果，K頻段濾波器對比曲線如圖5所示。

Ka頻段濾波器的電路仿真與芯片測試曲線對比如圖6所示。

通過對比仿真結果和測試結果，可以看出：K頻段帶通濾波器在18 GHz～23 GHz，插入損耗的仿真值與實測值相差0.2 dB，回波損耗相差2 dB;Ka頻段帶通濾波器在25 GHz～32 GHz，插入損耗的仿真值與實測值相差0.4 dB，回波損耗相差3 dB。芯片測試曲線和電路仿真曲線吻合較好，可以滿足硅基芯片模型在K/Ka頻段的校準測試需求。

4? 結? 論

本文針對RF CMOS硅基工藝芯片的射頻S參數(shù)模型的準確提取問題，設計并制作了專用的片上TRL校準件。將探針測試的校準平面定義到芯片內(nèi)部模型的根部，有效地去除了片上過渡線引起的誤差，實現(xiàn)了模型的去嵌入化測試。并通過K頻段和Ka頻段的兩個濾波器電路進行仿真與實測對比，驗證了模型提取的準確性。對該工藝下的硅基芯片設計提供了準確的設計模型，提高了設計效率，達到了校準件設計的預期效果。后續(xù)可以在寬帶校準方面做進一步研究。另外，由于硅基射頻芯片設計中需要結合片上晶體管共同實現(xiàn)某些多功能電路，下一步工作可以在本文研制的TRL片上校準件基礎上對有源晶體管的S參數(shù)、I-V曲線、噪聲模型、功率模型等實現(xiàn)精確提取，通過更多的電路對模型進行擬合，不斷提高設計準確度。

參考文獻：

[1] MARKSR B. A multiline method of network analyzer calibration [J]. IEEE Transactions on Microwave Theory and Techniques，1991，39（7）：1205-1215.

[2] ENGEN G F，HOER C A. Thru-reflect-line：an improved technique for calibrating the dual six-port automatic network analyzer [J]. IEEE Transactions on Microwave Theory and Techniques，1979，27（12）：987-993.

[3] 王尊峰，楊保國，馬景芳.基于TRL校準的夾具測試技術淺析 [J].國外電子測量技術，2017，36（7）：110-113.

[4] 楊小峰，史江義.C-band 6-bit phase shifter for a phase array antenna [J].Journal of Semiconductors，2013，34（4）：112-115.

[5] 王一幫，欒鵬，吳愛華，等.基于Multi-TRL算法的傳輸線特征阻抗定標 [J].計量學報，2017，38（2）：225-229.

[6] 趙偉.多端口矢量網(wǎng)絡分析儀校準技術研究 [D].南京：南京航空航天大學，2011.

[7] 劉迪.怎樣設計和驗證TRL校準件及具體過程 [J].電子產(chǎn)品世界，2008（3）：123-126.

作者簡介：甄建宇（1987—），男，漢族，河北張家口人，工程師，碩士研究生，研究方向：微波毫米波集成電路設計。