基于BEPCⅡ數(shù)字束流位置測量系統(tǒng)電子學系統(tǒng)的設計與實現(xiàn)

隨艷峰，杜垚垚，葉 強，麻惠洲，岳軍會，馬宇飛，黃璽洋，季大恒，汪 林，張醒兒，盧艷華，劉 芳，王之琢，楊 靜，魏書軍，曹建社

(1.中國科學院 高能物理研究所，北京 100049；2.中國科學院大學，北京 100049)

BEPCⅡ是2008年建成的“一機兩用”的加速器裝置，它是粲物理能區(qū)的對撞機和高性能同步輻射光源裝置。BEPCⅡ穩(wěn)定運行十余年，在高能物理研究中取得許多重大物理研究成果，并在同步輻射用光等方面發(fā)揮重要作用。BEPCⅡ裝置的直線、輸運線以及儲存環(huán)中束流位置測量系統(tǒng)(BPM)電子學在建設時采用商用模擬Bergoz產(chǎn)品，由于運行時間已久，故障頻發(fā)。為保障BEPCⅡ裝置未來穩(wěn)定、可靠運行，需對這些模擬BPM電子學系統(tǒng)進行更新?lián)Q代[1]。

本文基于該需求開展高性能數(shù)字BPM電子學系統(tǒng)研究，開發(fā)具有自主知識產(chǎn)權的數(shù)字BPM電子學系統(tǒng)，并將其應用于BEPCⅡ裝置以及即將建設的國內的其他加速器上。

1 數(shù)字BPM電子學系統(tǒng)結構

數(shù)字BPM電子學系統(tǒng)，在硬件結構上主要由束流位置探頭、射頻信號調理模塊、數(shù)字采樣與信號處理器模塊、數(shù)據(jù)服務器等部分構成，而射頻信號調理模塊和數(shù)字采樣與信號處理器模塊通常被稱為BPM信號處理電子學。圖1a為BPM系統(tǒng)結構框圖，圖1b為重心法位置計算說明[2]。其中BPM信號處理電子學是BPM系統(tǒng)的重要組成部分，其性能將直接決定BPM系統(tǒng)設計。

BPM信號處理電子學中射頻信號調理模塊主要完成BPM信號的增益調整與窄帶濾波功能。而數(shù)字采樣與信號處理器模塊則在系統(tǒng)時鐘和觸發(fā)信號控制下完成信號的ADC采樣與數(shù)字信號處理，并在FPGA數(shù)字信號處理模塊中獲取4通道信號的幅度信息，進而通過重心法計算束流的位置信息。

2 數(shù)字BPM電子學設計與實現(xiàn)

本文所設計基于BEPCⅡ的數(shù)字BPM電子學系統(tǒng)采用MTCA.4架構。數(shù)字BPM的信號處理電子學結構和功能框圖如圖2所示，主要包括兩部分電路，一部分是位于RTM板上的模擬前端電子學(AFE)，主要完成信號的幅度調整和頻率濾波功能；另一部分電路是位于AMC板上的數(shù)字前端電子學(DFE)，主要完成信號采集、數(shù)據(jù)處理與傳輸?shù)裙δ堋Ｆ渲?，?shù)字BPM算法邏輯在AMC電路的FPGA內實現(xiàn)。

BEPCⅡ的高頻頻率為499.8 MHz，儲存環(huán)有對撞模式和同步模式兩種工作模式。在對撞模式下工作時，高頻諧波數(shù)為396個，其回旋頻率fr=1.262 1 MHz；在同步模式下工作時，高頻諧波數(shù)為402個，其回旋頻率fr=1.243 3 MHz。設計中將回旋頻率作為系統(tǒng)的參考時鐘(即機器時鐘，MC)輸入，用于產(chǎn)生數(shù)字BPM處理器的采樣時鐘和主工作時鐘。本文僅以同步模式為例對系統(tǒng)設計進行介紹。

圖1 數(shù)字BPM原理圖Fig.1 Principle of digital BPM

圖2 數(shù)字BPM信號處理電子學結構和功能框圖Fig.2 Frame and function block of signal processing unit in digital BPM

2.1 射頻信號調理電子學設計

數(shù)字BPM射頻信號調理電子學部分位于RTM板上，主要完成信號的濾波和信號的幅度調整功能。信號濾波將濾除(500±10) MHz以外的其他頻率成分，而信號幅度調整則實現(xiàn)將(500±10) MHz的載波信號調整到ADC的合適輸入范圍內，其功能框圖如圖3所示，圖中NF為噪聲系數(shù)，BW為帶寬，Gain為增益。

信號對500 MHz載波信號的固定放大倍數(shù)為40 dB；固定衰減為18 dB，固定衰減邏輯包括Π型衰減器、低通濾波器、帶通濾波器的衰減；可調衰減為62 dB。該電子學的全部增益可調整范圍為-40～22 dB，可接收處理-60～10 dBm的輸入信號。

2.2 數(shù)字采樣與信號處理電子學設計

數(shù)字BPM數(shù)字采樣與信號處理電子學位于AMC板上，主要完成模擬信號的ADC采樣、數(shù)據(jù)處理、數(shù)據(jù)傳輸功能。其功能框圖如圖4所示，該電子學接收來自RTM射頻信號調理電子學的差分信號，經(jīng)巴倫和阻抗匹配電路送入到ADC完成4路BPM信號的模數(shù)轉換，轉換后的數(shù)據(jù)送至FPGA并在FPGA內實現(xiàn)束流位置的計算，位置信息經(jīng)千兆網(wǎng)、UDP協(xié)議傳輸至數(shù)據(jù)服務器。

數(shù)字BPM電子學系統(tǒng)的主控制FPGA采用Xilinx公司的Vertex5芯片XC5VSX95T-1FFG1136C，其接口原理框圖如圖5所示。JTAG接口用于對FPGA和SPI Flash加載程序，同時也用于在調試階段利用Chipscope工具進行邏輯調試；125 MHz時鐘晶振用于RTM控制、主時鐘邏輯配置以及網(wǎng)絡數(shù)據(jù)傳輸控制(EMAC)等功能，CDCE72010為FPGA和ADC提供主工作時鐘；ADC接口包括ADC配置接口和數(shù)據(jù)接收接口，其中數(shù)據(jù)接收接口為DDR_LVDS標準；對RTM板的控制共有24個信號，實現(xiàn)對RTM上8個數(shù)字衰減器的控制。另外，F(xiàn)PGA還設有異步通信接口，用于與計算機數(shù)據(jù)通信的冗余設計。

圖3 數(shù)字BPM射頻信號調理電子學功能圖Fig.3 Schematic of radio frequency singal conditioning electronics in digital BPM

圖4 數(shù)字BPM數(shù)字采樣與信號處理電子學功能框圖Fig.4 Function block of signal sampling and data processing in digital BPM

圖5 數(shù)字BPM FPGA接口原理框圖Fig.5 FPGA interface scheme of digital BPM

3 數(shù)字BPM算法設計

算法邏輯是數(shù)字BPM電子學系統(tǒng)設計的核心內容之一，本文設計BPM算法采用傳統(tǒng)DDC算法，其結構框圖如圖6所示。499.8 MHz載波信號經(jīng)119.355 2 MHz時鐘采樣后，數(shù)據(jù)頻率變?yōu)?2.379 1 MHz，該數(shù)據(jù)與數(shù)字本振(numerically controlled oscillator, NCO)產(chǎn)生的21.757 4 MHz兩路正交信號混頻后得到中心頻率為621 kHz數(shù)據(jù)信息，再經(jīng)CIC和FIR濾波抽取到回旋頻率(1.243 3 MHz)。其中，CIC濾波器采用CIC的IP核實現(xiàn)；FIR濾波器則利用FDATOOL工具設計實現(xiàn)；濾波后的數(shù)據(jù)經(jīng)CORDIC計算出信號的幅度。4路幅度信息經(jīng)差和比計算出束流的逐圈位置(turn by turn, TBT)信息，然后再經(jīng)濾波抽取獲取位置的快信號(FA)和慢信號(SA)。FA位置信息由TBT位置數(shù)據(jù)經(jīng)128倍抽取濾波獲?。籗A位置信息由FA位置數(shù)據(jù)經(jīng)1 024倍抽取濾波獲取。在BEPCⅡ中，由于無快軌道反饋系統(tǒng)，因此FA數(shù)據(jù)僅作為系統(tǒng)研究用[3-6]。

4 數(shù)字BPM電子學系統(tǒng)測試

BPM電子學測試包括板級測試和系統(tǒng)測試兩部分。板級測試內容主要有數(shù)字BPM射頻信號調理電子學和數(shù)字BPM數(shù)字采樣與信號處理電子學兩部分。系統(tǒng)測試則是對數(shù)字BPM電子學系統(tǒng)整體進行實驗室和在線束流測試。

4.1 數(shù)字BPM電子學板級測試

1) 射頻信號調理電子學測試

在實驗室利用矢量網(wǎng)絡分析儀對射頻信號調理電子學進行測試，通過測量S21參數(shù)測得該電子學在中心頻率500 MHz處的帶寬為20 MHz。同時對通道的隔離度進行測量，實驗方法為在某通道上獲取6.5 dBm功率的信號時，測量相鄰通道信號方式來獲得其隔離度，結果表明通道隔離度大于60 dB。圖7a為S21參數(shù)測量結果，圖7b、c分別為相向方向隔離度測量結果。

圖6 數(shù)字BPM DDC算法結構框圖Fig.6 DDC algorithm function block of digital BPM

圖7 射頻信號調理電子學帶寬和隔離度測量結果Fig.7 Bandwidth and isolation result of RF signal circuit

2) 數(shù)字采樣與信號處理電子學測試

數(shù)字采樣與信號處理電子學測試主要通過測試ADC采樣數(shù)據(jù)的性能來完成。原始ADC數(shù)據(jù)的信噪比，不僅能反映系統(tǒng)采樣時鐘的抖動，同時也能反映BPM硬件電子學的噪聲水平。在對該電路測試時，外部輸入時鐘頻率為1.243 3 MHz，板上VXCO產(chǎn)生的與外部輸入時鐘同步的ADC采樣時鐘和主工作時鐘，其頻率為119.355 2 MHz，被采樣信號由信號發(fā)生器產(chǎn)生499.8 MHz點頻信號。對ADC原始采樣數(shù)據(jù)作FFT處理，其結果如圖8所示。測試表明系統(tǒng)ADC在119.355 3 MHz采樣頻率情況下，其無雜散動態(tài)范圍(SFDR)約76 dB[7]。

圖8 ADC原始采樣數(shù)據(jù)FFT結果Fig.8 FFT result of ADC raw data

4.2 數(shù)字BPM電子學系統(tǒng)測試

在完成數(shù)字BPM板級功能和性能測試后，在實驗室用點頻信號、在BEPCⅡ用實際束流對數(shù)字BPM系統(tǒng)進行測試。

實驗室測試情況為，輸入點頻頻率為499.8 MHz，幅度為0 dBm，BPM位置靈敏度系數(shù)Kx、Ky取值為25，在采樣點數(shù)為500點時(時間長度約40 s)，測得系統(tǒng)SA數(shù)據(jù)的x和y方向位置分辨分別為91 nm和84 nm，測試結果如圖9a所示。在時間長度為2 h情況下，測得系統(tǒng)SA數(shù)據(jù)x和y方向位置分辨約為0.57 μm，測試結果如圖9b所示。

圖9 實驗室位置分辨測試結果Fig.9 Resolution test result in laboratory

圖10 BEPCⅡ實際束流位置分辨測試結果Fig.10 Resolution test results of real beam in BEPCⅡ

實際束流測試情況為，BEPCⅡ運行模式為同步-decay模式，流強為250 mA，BPM位置靈敏度系數(shù)Kx、Ky取值為25，測試時間為20 h，測得系統(tǒng)SA數(shù)據(jù)位置結果如圖10所示，位置分辨約為3.17 μm。

在BEPCⅡ測試中，對實際束流下數(shù)字BPM電子學增益進行測量。測試中利用LOCO程序[8]，分析實測響應矩陣數(shù)據(jù)，得到包含數(shù)字BPM電子學在內的全環(huán)67塊BPM的增益(圖11)，其中數(shù)字BPM電子學增益為0.93，誤差小于10%，與其他BPM電子學的增益接近，滿足BEPCⅡ在線測量和運行的需求。

圖11 數(shù)字BPM在BEPCⅡ中的響應矩陣Fig.11 Response matrix of digital BPM in BEPCⅡ

5 結論

本文基于BEPCⅡ設計數(shù)字BPM電子學系統(tǒng)，包括硬件電路設計、算法程序設計、系統(tǒng)測試等多個內容，為一系統(tǒng)性工程設計。本文所研制的單套數(shù)字BPM電子學系統(tǒng)已在BEPCⅡ儲存環(huán)上試運行半年，其測量分辨由原Bergoz產(chǎn)品的5～10 μm提升至優(yōu)于100 nm水平[9]，其測量分辨和系統(tǒng)穩(wěn)定性均已達到預期的設計目標。

數(shù)字BPM測量電子學系統(tǒng)是束流測量的核心內容之一，設計難度大，指標要求高。數(shù)字BPM的成功研制及穩(wěn)定試運行，一方面為采用自研數(shù)字BPM批量更新BEPCⅡ儲存環(huán)上的BPM電子學系統(tǒng)提供了可能，另一方面，也為未來在高能光源以及在高能環(huán)形正負電子對撞機項目中應用自研數(shù)字BPM電子學系統(tǒng)創(chuàng)造了條件。