基于IPD工藝的高通濾波器芯片設計*

易 康，邢孟江，侯 明，李小珍，代傳相

（1.昆明理工大學 信息工程與自動化學院，云南 昆明 650500；2.昆明學院 信息技術學院，云南 昆明 650500）

0 引 言

近年來，集成無源器件（Integrated Passive Device，IPD）在多芯片微波模塊應用中的使用越來越普遍。IPD技術能將包含電阻、電感和電容的電路（如濾波器、混頻器、阻抗變換器等）轉換為更小、更精確且具有良好的電路再現(xiàn)性能的集成電路（Integrated Circuit，IC）。國內外許多學者對IPD無源器件的設計進行了深入研究[1-5]。

2016年，Mervi Hirvonen等采用IPD工藝設計了一個2.4 GHz頻段的SIP無線電模塊[1]，整個模塊僅為13 500 μm×7 500 μm×4 000 μm。該尺寸除了天線以外，還包括基于IPD工藝實現(xiàn)的匹配電路、濾波電路以及無線電收發(fā)器，通過采用IPD技術實現(xiàn)了極端的小型化。2017年，Sitaraman S等采用超薄玻璃基板基于IPD工藝設計了一款用于WLAN微型化帶通濾波器，通帶內插損僅為0.6 dB，阻帶內截止頻率＞25 dB，面積＜1 000 μm2[2]。2018年，Hamhee Jeon等學者分別利用砷化鎵和硅基集成無源器件（IPD）技術設計了兩款耦合器[3]，并對其進行了比較，其中基于砷化鎵（GaAs）IPD工藝的耦合器面積為1 220 μm×720 μm，基于硅基IPD工藝的耦合器面積為820 μm×970 μm。同年，昆明理工大學的劉贛等提出了一種基于IPD工藝無反射帶通濾波器[4]，中心頻率為2.03 GHz，中心頻率插損小于1 dB，-3 dB帶寬BW-3dB＜1.91 GHz，整體尺寸僅為1 600 μm×1 250 μm×300 μm。中國電子科技集團公司第十研究所的陸宇提出了一款基于Gaas IPD工藝的發(fā)夾型k波段帶通濾波器芯片[5]，在19.5～21.3 GHz內插損＜2.6 dB，最小插損為20 GHz處2.2 dB，帶內回波損耗＜-25 dB，尺寸為2 960 μm×1 800 μm×100 μm。

伴隨著現(xiàn)代無線通信系統(tǒng)如5G的發(fā)展，在為用戶帶來更快速的無線數據傳輸的同時，開發(fā)出更先進的射頻器件顯得尤為重要[6]。濾波器幾乎是所有電子系統(tǒng)中普遍存在的器件，尤其在無線通信系統(tǒng)中發(fā)揮著重要作用。正因如此，高性能、小尺寸的濾波器設計一直是電子行業(yè)研究的熱點。目前，無源濾波器的設計主要是基于傳輸線（如波導、微帶線、同軸線）[7-9]來實現(xiàn)，但基于傳輸線設計的無源濾波器往往體積偏大，可集成度較低，無法滿足當前射頻無源器件向小型化、集成化發(fā)展，但是使用IPD工藝設計的無源濾波器能很好地解決這一問題。為了順應當前射頻無源器件的發(fā)展趨勢，筆者在GaAs襯底上采用IPD工藝設計了一款高通濾波器。

1 電路設計

由于理想型的濾波器難以實現(xiàn)，因而設計中都按某個函數形式來設計，所以稱其為函數型濾波器。根據函數的類型來定義，最常見的有巴特沃斯型濾波器、切比雪夫型濾波器和橢圓函數型濾波器等。

圖1對階數N=5，-3 dB截止頻率為1 GHz，通帶內波紋RdB=-3 dB的上述3種函數類型的濾波器進行比較。由圖1可以看出，橢圓函數型濾波器在通帶內有起伏，阻帶內有傳輸零點，相較同等階數的其他函數類型濾波器而言，截止特性最好。

圖1 常見函數型濾波器性能對比

為了獲得更優(yōu)截止特性，設計了一款橢圓函數型高通濾波器。設計指標要求：截止頻率為9.1 GHz，9.8 GHz處插損＜2 dB，0～7 GHz阻帶抑制＞30 dB，在7.4 GHz處阻帶抑制＞20 GHz。目前，關于濾波器電路設計的理論已十分成熟，通過傳統(tǒng)的歸一化方法設計濾波器，計算較為麻煩。為簡化電路設計過程，設計使用ADS中的filter guide功能，選取要使用的濾波器函數，自動生成電路原理圖和S參數仿真波形，如圖2和圖3所示。圖2中，C1=0.58 pF，C2=1.14 pF，C3=0.34 pF，C4=0.24 pF，C5=0.4 pF，C6=0.3 pF，C7=2.22 pF，L1=0.79 nH，L2=1.61 nH，L3=1.6 nH。

圖2 電路原理

圖3 在ADS中S參數仿真波形

2 HFSS模型的設計

設計采用的7階橢圓函數高通濾波器由3個高Q值螺旋電感和7個MIM電容組成。首先，單獨對螺旋電感和MIM電容的進行設計與分析，再對這些電感電容進行合理布局與連結，得到一個完整高通濾波器模型。

2.1 高品質因數（Q）值螺旋電感的設計

設計采用的高Q值螺旋電感材料為金，螺旋電感線厚度為4 μm，線寬固定為10 μm。螺旋電感的等效電路模型如圖4所示，其中電感LL占主導地位。電容CL是由電感自身寄生效應產生，電阻RL由電感自身損耗引起，而Cd是螺旋電感線-襯底GaAs-最底層金屬M0之間形成了類似MIM電容結構產生的。通過3維電磁場仿真軟件HFSS對電感模型進行仿真，分別對電感外部品質因數Q值和電感值L進行提取。

圖4 螺旋電感等效電路模型

在HFSS中比較線圈匝數N和線圈間距d對L和Q的影響，如圖5所示。在圖5（a）和圖5（b）中的L值曲線與圖5（c）和圖5（d）中的值曲線，隨著頻率的變化而起伏，這是因為圖4中產生的寄生電容CL、Cd和電阻RL隨頻率增大而變化引起的。由圖5（a）和圖5（b）可以看出，當N、d增大時，電感值L曲線會整體上移，這主要由于在N、d增大的同時，螺旋電感的有效電感線長度也會增加，所以電感值會在一定程度上增大。

圖5 線圈匝數N和間距d對電感的影響

2.2 MIM電容的設計

MIM等效電路模型如圖6所示，C占主導地位，電感LC由電容寄生效應產生，電阻由電容的損耗引起，而Cd是電容下極板-GaAs襯底-最底層金屬M0之間形成了類似MIM電容結構而產生的。

圖6 MIM電容等效電路模型

該設計所采用的為MIM（金屬-介質-金屬）電容，可以近似為平行板電容器，故能用平行板電容器計算公式的式（1）計算MIM電容[10]：

式中s為上下兩層金屬重疊的面積，其中ε0為真空介電常數，εr為中間介質的相對介電常數，d為兩層金屬之間介質的厚度。本設計中，電容的上極板與螺旋電感處在同一層，厚度與電感厚度一致為4 μm，電容的下極板厚度為1 μm。電感上下層的金屬材料為金，真空介電常數ε0約為1，中間介質材料為氮化硅。常溫下相對介電常數εr約為7，厚度d=0.1 μm，代入式（1）得到單位面積的電容值，約為 7 fF/μm2。

2.3 高通濾波器模型設計

通過調節(jié)電感線圈扎數N和間距d，能設計滿足圖2中元件值要求且高Q值的螺旋電感，依據根式（1）單位面積的電容值（7 fF/μm2），能設計出滿足圖2中電容值的MIM電容，并通金屬（金）連接線將它們連結。不過，通過上述方法獲得的電感、電容集成在一起時會由耦合效應而產生電容或電感，且它們自身也有寄生效應產生的寄生電容Cd、CL和電感LC，隨著頻率升高這些影響不能被忽略。這時應當在HFSS中通過調節(jié)這些元件的大小和布局來消除和利用這些耦合和寄生，最終設計的7階橢圓函數型濾波器HFSS模型如圖7和圖8所示。包括G-S-G（地-信號-地）測試端口在內，該模型尺寸僅有640 μm×865 μm×84 μm。

圖7 7階橢圓型高通濾波器結構

圖8 7階橢圓型高通濾波器3D模型

3 仿真結果與分析

在HFSS中對圖7和圖8模型進行電磁場仿真，得到該模型的S參數波形如圖9所示?？梢钥吹剑贖FSS中仿真得到的S參數波形與在ADS仿真得到的波形有偏差，在HFSS中通帶內的插損明顯要比在理想情況下差，阻帶截止特性也沒有在理想情況下陡峭。這種偏差的產生主要是由于電路連接線有損耗，且通過上述方法設計的高Q值螺旋電感與MIM電容之間的耦合效應和寄生效應。由圖9可看出，該高通濾波器的截止頻率為9.1 GHz，在0～7.2 GHz處的阻帶抑制都大于30 dB，在2.8～5.8 GHz處阻帶抑制大于40 dB，基本滿足設計指標要求。

圖9 S參數仿真結果對比

4 結 語

在GaAs襯底上利用IPD工藝設計了一款集總式7階橢圓函數高通濾波器，不僅具有良好的性能，而且大幅縮減了尺寸。通過圖9對比ADS仿真結果與HFSS仿真結果，驗證了在GaAs襯底上使用IPD工藝進行集總式濾波器設計的可行性。