改進(jìn)型波控算法在FPGA中的研究與實(shí)現(xiàn)

郭立俊

(中國電子科技集團(tuán)公司 第三十八研究所,安徽 合肥 230088)

雷達(dá)波束控制是相控陣體制雷達(dá)的重要組成部分,波控系統(tǒng)通過波束控制算法或現(xiàn)場查表法實(shí)時(shí)得出天線控制碼值。根據(jù)波控時(shí)序產(chǎn)生控制信號,實(shí)現(xiàn)天線波束的高速電控掃描,充分利用天線波束掃描快速、合理地分配能量,無需天線的機(jī)械掃描也可以方便地實(shí)現(xiàn)波束方向的改變[1]。

相控陣?yán)走_(dá)天線波控系統(tǒng)硬件架構(gòu)主要有如下2種方式:

(1) 采用處理器+現(xiàn)場可編程門陣列(field-programmable gate array,FPGA)芯片構(gòu)成,支持浮點(diǎn)運(yùn)算處理器根據(jù)模式、指向角和頻率等參數(shù)計(jì)算出指向系數(shù)α、β,再根據(jù)單元坐標(biāo)M、N和補(bǔ)償系數(shù)完成移相器單元控制碼的計(jì)算[2]。

(2) 采用FPGA芯片完成整個(gè)波控系統(tǒng)設(shè)計(jì),即將對應(yīng)的碼值提前存儲成碼表文件,調(diào)用時(shí)按地址進(jìn)行讀取碼值。

第2種方式相對于第1種有如下優(yōu)勢:

(1) 硬件可靠性。純FPGA芯片可靠性很高,遠(yuǎn)大于帶處理器芯片的硬件架構(gòu),而且絕大部分的功能設(shè)計(jì)都在一個(gè)芯片中完成,集成度高,穩(wěn)定性好,可以很好地滿足軍事設(shè)備的研制及批量生產(chǎn)要求。

(2) 處理的實(shí)時(shí)性。FPGA雖然不支持浮點(diǎn)運(yùn)算[3],但是快速并行運(yùn)算的優(yōu)勢是處理器(CPU)無法達(dá)到的,對于要求快速布相要求產(chǎn)品來說,這種方式是最好的選擇。

(3) 成本和功耗。航空或航天產(chǎn)品對設(shè)備的體積和功耗要求越來越嚴(yán)格,降低設(shè)備的功耗等于直接延長了設(shè)備有效作戰(zhàn)時(shí)間。然而,大型陣面雷達(dá)波控系統(tǒng)采用單一FPGA查表法方式,存儲的碼值單元太多,工作量過大,甚至不太適合工程設(shè)計(jì)。

因此,本文研究一種改進(jìn)型的設(shè)計(jì)思路,綜合以上2種設(shè)計(jì)方案,完成工程設(shè)計(jì)。

1 設(shè)計(jì)分析

1.1 工作原理

相控陣?yán)走_(dá)波束電掃就是波控系統(tǒng)根據(jù)方位、俯仰等指向角計(jì)算出陣列中每個(gè)移相器單元所需要的波控碼,從而完成天線波束電掃。相控陣?yán)走_(dá)執(zhí)行任務(wù)時(shí),天線波束在預(yù)定的空域進(jìn)行搜索,發(fā)現(xiàn)目標(biāo)后,對目標(biāo)的位置進(jìn)行分析并對下一幀目標(biāo)位置進(jìn)行預(yù)測,并指揮天線波束掃描該位置,完成對目標(biāo)的跟蹤[4]。

在實(shí)際工程中,波控系統(tǒng)接收雷達(dá)控制系統(tǒng)或者數(shù)據(jù)處理系統(tǒng)的指向角Φ、θ(方位角、俯仰角),波控系統(tǒng)首先完成指向系數(shù)α、β的計(jì)算,再根據(jù)計(jì)算出的指向系數(shù)α、β和單元坐標(biāo)M、N以及數(shù)據(jù)補(bǔ)償?shù)韧瓿梢葡嗥鲉卧刂拼a的計(jì)算。二維相控陣?yán)走_(dá)陣面單元排列框圖如圖1所示。

圖1 二維相控陣天線的單元排列示意圖

指向系數(shù)α、β的計(jì)算公式為:

(1)

其中,dx、dy為相鄰天線單元的水平和垂直方向的距離;λ為雷達(dá)波長。

天線單元波控碼運(yùn)算公式為:

φ=Mα+Nβ+φ0

(2)

其中,α、β為指向系數(shù);M、N為天線單元的坐標(biāo);φ0為天線單元校準(zhǔn)補(bǔ)償值。

數(shù)據(jù)處理對波控系統(tǒng)的輸入為控制指向角Φ、θ，根據(jù)相控陣?yán)走_(dá)波控算法公式,需要在波控單元中完成α、β的計(jì)算,而浮點(diǎn)運(yùn)算對FPGA來說處理起來比較復(fù)雜,而且資源占用較大,因此需要將傳統(tǒng)的設(shè)計(jì)進(jìn)行改進(jìn),采用查表法與FPGA實(shí)時(shí)計(jì)算相結(jié)合的處理方式,快速完成波控碼值的計(jì)算。

1.2 改進(jìn)模式

在實(shí)際的工作中,雷達(dá)波控系統(tǒng)的掃描角度和掃描角度步進(jìn)參數(shù)都是確定的,可以提前將對應(yīng)角度的sin和cos數(shù)值計(jì)算出來,量化后存儲到波控系統(tǒng)flash存儲器。

工作時(shí),讀取對應(yīng)的地址信息,完成三角函數(shù)參數(shù)獲取。由(1)式可知,Φ、θ為方位角和俯仰角,λ為發(fā)射電磁波的波長,且有λ=c/f,因此只要知道頻率和波束指向,就能計(jì)算出當(dāng)前所有移相器的移相量[5]。

當(dāng)某一時(shí)刻的工作頻率f確定后,2πd/λ即是一個(gè)常量,dx、dy為相鄰天線單元的水平和垂直方向的距離,根據(jù)雷達(dá)工作頻點(diǎn)、單元間距和常量按照頻點(diǎn)參數(shù)計(jì)算出對應(yīng)的數(shù)值,并進(jìn)行量化保存在波控系統(tǒng)碼表內(nèi)存中,讀取對應(yīng)的地址信息,完成工作頻點(diǎn)參數(shù)的獲取。

根據(jù)數(shù)學(xué)模型計(jì)算出零點(diǎn)單元的實(shí)時(shí)碼值,因?yàn)榻M件橫坐標(biāo)和縱坐標(biāo)都是等間距的,所以通過加法逐一計(jì)算出其余組件的實(shí)時(shí)碼值;然后將存儲器中校正參數(shù)疊加到對應(yīng)的組件,計(jì)算出陣列中每個(gè)移相器單元所需的控制碼值[6],產(chǎn)生波束控制時(shí)序信號驅(qū)動移相器,實(shí)現(xiàn)波束指向指定的空域,改進(jìn)型雷達(dá)波束控制基本流程如圖2所示。

圖2 改進(jìn)型雷達(dá)波束控制基本流程

2 工程設(shè)計(jì)

2.1 硬件方案設(shè)計(jì)

改進(jìn)型波控系統(tǒng)硬件組成主要由FPGA、接口芯片、Flash存儲器、SDRAM內(nèi)存以及波控芯片等組成。FPGA主要完成算法計(jì)算、時(shí)序生成以及接口控制任務(wù)。Flash存儲器和SDRAM內(nèi)存完成碼表文件存儲和緩存。波控芯片驅(qū)動TR組件,完成雷達(dá)布相。系統(tǒng)硬件框圖如圖3所示。

波控碼值綜合運(yùn)算和時(shí)序產(chǎn)生由FPGA芯片完成,也是整個(gè)波控系統(tǒng)的核心部件。內(nèi)含具有運(yùn)算和存儲功能,每次將更改后的相關(guān)數(shù)據(jù)通過異步串口寫入到Flash存儲器中。上電工作時(shí),將Flash存儲器中的數(shù)據(jù)寫入到對應(yīng)的內(nèi)存空間,從內(nèi)存中調(diào)取參數(shù)變量進(jìn)行波控碼值計(jì)算,根據(jù)波控時(shí)序完成雷達(dá)布相。

2.2 波控算法處理

從(1)式、(2)式可以看出,Mα和Nβ為線性關(guān)系,可以將乘法關(guān)系轉(zhuǎn)換成加法運(yùn)算,匹配FPGA運(yùn)算優(yōu)勢,通過計(jì)算出基準(zhǔn)點(diǎn)單元指向系數(shù)α和β,逐級疊加可以得出所有的單元指向系數(shù),進(jìn)而計(jì)算出每個(gè)單元的波控碼值[7]。

FPGA作為波控系統(tǒng)的核心部件,無法完成三角函數(shù)計(jì)算。查表方式和乘-加法轉(zhuǎn)換方式的結(jié)合很好地實(shí)現(xiàn)了單一FPGA芯片完成波控掃描任務(wù)。由圖2可以得出,整個(gè)系統(tǒng)共分了5塊內(nèi)存空間、2塊三角函數(shù)sin和cos對應(yīng)的角度參數(shù)表、2塊工作頻點(diǎn)對應(yīng)的參數(shù)表、1塊通道校正表。所有的參數(shù)都根據(jù)移相器的位數(shù)進(jìn)行量化并保存到Flash存儲器中,每次工作上電,將參數(shù)從Flash讀取到內(nèi)存中,方便調(diào)用；同時(shí),整個(gè)碼表的存儲空間相比于傳統(tǒng)的碼值存儲方式有1個(gè)數(shù)量級的減少。

具體算法邏輯示意圖如圖4所示，根據(jù)參數(shù)輸入及仿真驗(yàn)證,結(jié)果如圖5所示。

圖4 改進(jìn)型波控算法邏輯示意圖

圖5 改進(jìn)型波控算法仿真效果

通過仿真驗(yàn)證了改進(jìn)性雷達(dá)波束控制時(shí)序的高實(shí)時(shí)性。同時(shí),相控陣?yán)走_(dá)在多種模式下完全采用波束碼值存儲,會占用幾十兆甚至幾百兆存儲空間,工程應(yīng)用查表地址過多,不易操作。然而,采用三角函數(shù)存儲表,存儲空間可減少數(shù)個(gè)量級,有效地解決了存儲單元開銷大、工作量大等問題。

3 結(jié) 論

本文簡述了改進(jìn)型波控算法原理及實(shí)際應(yīng)用,由淺入深。首先介紹了傳統(tǒng)的相控陣?yán)走_(dá)波束控制一般查表法和實(shí)時(shí)計(jì)算法2種方式;然后分析了單一FPGA芯片架構(gòu)工程設(shè)計(jì),并得出2種傳統(tǒng)方式基于FPGA芯片的局限性。為此,將查表法和實(shí)時(shí)計(jì)算法相互結(jié)合,取長補(bǔ)短,規(guī)避了FPGA無法完成浮點(diǎn)運(yùn)算的缺陷,又節(jié)約碼表存儲的內(nèi)存空間,思路清晰,操作簡單,高效實(shí)時(shí),穩(wěn)定可靠。并通過例程仿真驗(yàn)證了該方法的有效性,且已應(yīng)用于多型相控陣?yán)走_(dá)天線波束控制設(shè)計(jì),該設(shè)計(jì)方法對相控陣?yán)走_(dá)波束控制技術(shù)的發(fā)展具有一定的推動作用[8]。