基于DRFM的間歇采樣延時疊加干擾生成設計

張 恒，張文旭，陸滿君，朱 劍

(1.哈爾濱工程大學信息與通信工程學院，黑龍江 哈爾濱 150001；2.上海無線電設備研究所，上海 201109；3.南京航空航天大學 電磁頻譜空間認知動態(tài)系統(tǒng)工信部重點實驗室，江蘇 南京 211106；4.哈爾濱工程大學工業(yè)和信息化部先進船舶通信與信息技術重點實驗室，黑龍江 哈爾濱 150001)

0 引言

基于數(shù)字射頻存儲(Digital Radio Frequency memory，DRFM)技術的脈沖壓縮雷達干擾樣式研究一直是電子對抗領域中的熱門課題。雷達有源干擾樣式主要分為壓制干擾和欺騙干擾。施放壓制干擾的目的是使雷達接收機達到飽和，使雷達難以發(fā)現(xiàn)真正的目標回波信號；施放欺騙干擾的目的是使雷達收到多個假目標回波信號，引導雷達跟蹤錯誤的目標，達到欺騙的目的[1]。

延時疊加干擾、間歇采樣直接轉發(fā)干擾、間歇采樣重復轉發(fā)干擾等都是基于DRFM的脈沖壓縮雷達干擾。延時疊加干擾要求干擾機接收完整的雷達信號，并且需要進行不失真采樣，因此干擾機工作方式必須為全收全發(fā)。該工作方式導致假目標落后于真目標，這對干擾大時寬、大帶寬的信號不利。而間歇采樣直接轉發(fā)或重復轉發(fā)干擾在干擾距離上有局限性。

針對上述干擾技術的不足，本文對間歇采樣重復轉發(fā)干擾信號的疊加方式進行了深入的研究，提出了基于DRFM的間歇采樣疊加轉發(fā)干擾實現(xiàn)方法，并在硬件平臺[2-3]上進行試驗驗證。

1 間歇采樣延時疊加干擾生成原理

1.1 延時疊加干擾的基本原理

延時疊加是使用頻繁的雷達干擾生成技術。雷達干擾機把接收的雷達信號以數(shù)字信息的方式存儲在存儲模塊之中，然后在內部時鐘驅動下進行延時疊加，生成可以使敵方雷達獲取錯誤信息的干擾信號并轉發(fā)出去，從而達到干擾敵方雷達的目的[4]。

假設雷達信號為s(t)，該信號由干擾機接收，延時處理后經由天線發(fā)射出去。假設經干擾機處理后的信號為J(t)，原雷達信號通過接收機匹配濾波器h(t)后輸出的信號為y0(t)。由于h(t)是一個線性系統(tǒng)且具有時不變性，則干擾信號經過脈沖壓縮后的輸出信號y(t)可表示為

式中:A為干擾機的接收增益；t0為延時時間。由式(1)可以看出:干擾信號脈沖壓縮處理結果與原信號脈沖壓縮結果是相同的，只是幅度和延時時間有所不同；當t0＞0時，假目標滯后于真目標；當t0＜0時，假目標超前于真目標。

經過N次延時、疊加，并經過匹配濾波的輸出信號可以表示為

由式(2)能夠得出以下結論:當Nt0確定后，若延時時間參數(shù)t0變小，則延時疊加次數(shù)N變大，可以在很短的時間內產生多個欺騙信號去干擾敵方雷達偵察機；同理，若t0變大，N變小，則可在時間間隔較大的各個位置產生假雷達回波，達到欺騙對方雷達的干擾效果[5-6]。

1.2 基于DRFM的間歇采樣疊加轉發(fā)干擾

DRFM技術可以完整高效地存儲雷達脈沖信號，因而在雷達干擾系統(tǒng)中得到了廣泛應用。在截獲雷達發(fā)射的脈沖信號后，數(shù)字射頻存儲器對信號進行采樣量化并存儲，在干擾階段通過不同的調制方式或者延時疊加方式將所存儲的信號進行處理并轉發(fā)出去，實現(xiàn)對敵方雷達的干擾。

本文利用射頻存儲器可對存儲的數(shù)據(jù)進行重復讀取恢復這一特性，提出了一種基于DRFM的間歇采樣疊加干擾的實現(xiàn)方法。其干擾距離更長，適用范圍更廣，干擾效果更加出色。

間歇采樣疊加轉發(fā)技術在各個不同的時間段內對雷達信號進行采樣存儲，并采用多種形式對所存儲的信號進行處理并轉發(fā)。干擾原理如圖1所示。其中T0為延時時間。

圖1 基于延時疊加的間歇采樣干擾生成原理圖

圖1(a)為間歇采樣重復轉發(fā)干擾信號的收發(fā)時序示意圖，圖1(b)將圖1(a)中信號延時了T0，圖1(c)將圖1(a)的信號延時了2T0。圖1(d)為間歇采樣疊加轉發(fā)干擾信號時序示意圖，該信號由圖1(a)～圖1(c)所示的三個干擾信號疊加而成。

若雷達發(fā)射信號為s(t)，間歇采樣信號為p(t)，則采樣后信號的表達式為

將p(t)用傅里葉級數(shù)展開，得到

式中:τ為采樣信號脈寬；Ts為采樣周期；fs為采樣頻率。

圖1(a)所示干擾信號經過脈沖壓縮的輸出可以表示為

式中:y(t)=x(t)?h(t)。則圖1(b)和圖1(c)信號經過脈沖壓縮的輸出分別為y's(t-T0)和y's(t-2T0)。圖1(d)所示間歇采樣疊加轉發(fā)干擾信號經過雷達匹配濾波后的輸出信號形式為

若延時疊加的次數(shù)為N，延時轉發(fā)的最小間隔為N，則間歇采樣疊加轉發(fā)干擾經過匹配濾波后的輸出可以表示為

式(7)表明，間歇采樣疊加轉發(fā)干擾算法可以產生干擾距離更遠的假目標或假目標群。

2 基于DRFM的雷達干擾機設計

基于DRFM的雷達干擾機的功能包括高速數(shù)據(jù)采集、信號參數(shù)測量、干擾策略制定、數(shù)據(jù)存儲及干擾信號產生等[7]。

2.1 總體方案

基于DRFM的雷達干擾機基帶單元主要由模數(shù)轉換/數(shù)模轉換(ADC/DAC)模塊、現(xiàn)場可編程門陣列(FPGA)及微波模塊組成，如圖2所示。其中，ADC模塊完成信號的模數(shù)轉換功能，DAC模塊完成信號的數(shù)模轉換功能，F(xiàn)PGA主要完成對雷達信號的干擾算法實現(xiàn)。微波模塊主要實現(xiàn)上下變頻功能[8]，在此不做詳細介紹。

圖2 干擾機基帶單元組成框圖

干擾機的信號處理流程為:首先基帶雷達信號由ADC模塊模數(shù)轉換后送入FPGA內進行處理，并在參數(shù)測量模塊進行雷達參數(shù)測量；然后信號干擾模塊根據(jù)所測雷達信號參數(shù)，將雷達信號送入多級先入先出(First Input First Output，F(xiàn)IFO)存儲器進行延時疊加，并將處理后的信號送入DAC模塊；最后經DAC模塊數(shù)模轉換后把干擾信號發(fā)送至微波模塊進行上變頻，將基帶信號轉變?yōu)樯漕l信號，再經天線將干擾信號發(fā)射出去[9]。

FPGA芯片采用的是Xilinx公司的XC6VSX315T，高速模數(shù)轉換芯片為ADC08D1500，數(shù)模轉換芯片為DAC9739，時鐘芯片為LMK01000和LF4360。

2.2 參數(shù)測量模塊

參數(shù)測量模塊主要實現(xiàn)帶寬、頻率、脈寬及幅度測量等功能。

(1)帶寬測量。將所測得頻率有符號數(shù)轉化為無符號數(shù)，然后將兩個無符號數(shù)相減，其差值即為信號帶寬。

(2)頻率測量。在脈沖信號穩(wěn)定之后進行雷達脈沖測量，將FPGA內坐標旋轉數(shù)字計算(Coordinate Rotation Digital Computer，CORDIC)模塊輸出的相位信息進行一階差分運算，可得到瞬時頻率信息，以此來表征該雷達的載頻信息。

(3)脈寬測量。接收檢波信號，對每次檢波信號進行數(shù)值統(tǒng)計，記錄計數(shù)總和并將數(shù)值存儲到寄存器中。

(4)幅度測量。CORDIC模塊通過旋轉逐漸逼近，得到信號的幅度量化值。已知信號源的信號功率，且阻抗為50Ω，由功率計算公式可得到幅度量化值與信號功率的對應關系，即可通過幅度量化值得到信號功率。

2.3 信號干擾模塊

基于DRFM技術來設計雷達干擾機，若要生成密集假目標的壓制干擾樣式[10]，需要有效地利用FPGA內部豐富的存儲器資源，若采用8級延時，則總的目標假目標數(shù)量為28=256。對于欺騙干擾，采用延時疊加的方式，對收到的信號利用FIFO存儲器進行延時，若采用4級FIFO存儲器進行延時疊加，可產生16個假目標。FPGA芯片內豐富的存儲資源可滿足信號干擾模塊運行及使用間歇采樣轉發(fā)干擾策略的需要[11]。

基于上述原理分析，利用Verilog語言編寫生成信號干擾模塊。該模塊的功能是根據(jù)間歇采樣的收發(fā)控制指令，將接收的信號存儲在數(shù)字存儲器中進行延時和疊加，生成干擾信號后輸出。

FIFO存儲器作為FPGA內可直接調用的IP核，2的整數(shù)倍是其深度設置的標準，而FIFO存儲器的深度由延時時間來決定。通常采用控制FIFO存儲器輸出讀地址的方式來控制信號經過FIFO存儲器的延時時間。假設FIFO存儲器的讀取時鐘為162.5 MHz，若延時時間為5μs，F(xiàn)IFO存儲器需延時162.5×5=813個讀取時鐘周期，即在FIFO存儲器讀取并存儲雷達信號信息之后，經過813個讀取時鐘周期再把FIFO存儲器中存儲的數(shù)據(jù)通過控制使能讀出并發(fā)送出去。延時時間與FIFO存儲器深度的關系如表1所示。

表1 延時時間與FIFO存儲器深度的關系

通過調整延時時間和FIFO存儲器深度，能夠靈活地實現(xiàn)延時疊加效果。假設延時疊加次數(shù)為4，最小延時為1μs，則第7級FIFO存儲器的深度應為256，第8級FIFO存儲器的深度為256×2=512。

采用如圖3所示的干擾信號收發(fā)時序。其特點是:在雷達脈沖持續(xù)時間內，對信號間歇采樣轉發(fā)；在雷達脈沖持續(xù)時間外，對信號進行固定次數(shù)的采樣轉發(fā)并設定固定轉發(fā)時間。該方式能降低脈沖丟失概率，并保證干擾機的掩護范圍。

圖3 干擾信號收發(fā)時序

3 試驗驗證

由上述分析可知，更改信號進入FIFO存儲器后的疊加次數(shù)，或更改FIFO存儲器的深度，可使延時時間和干擾時長改變，這種變化可產生不同的干擾樣式。利用間歇采樣疊加轉發(fā)方式可以生成壓制干擾和欺騙干擾。

將中心頻率為8.1 GHz的雷達信號注入到干擾機中，信號脈寬10μs，帶寬5 MHz，脈沖重復周期1 ms，干擾樣式設置為壓制干擾[12]。雷達信號脈內間歇采樣的收發(fā)參數(shù)為:采樣脈寬1μs，轉發(fā)脈寬1μs，固定轉發(fā)時長200μs。脈外開窗收發(fā)參數(shù)為:采樣脈寬2μs，轉發(fā)脈寬6μs，開窗30次。生成基于間歇采樣疊加轉發(fā)的壓制干擾信號如圖4所示。

圖4 基于間歇采樣疊加轉發(fā)的壓制干擾信號時域圖

由圖4可知，干擾信號的壓制干擾時長約為450μs，原雷達信號可以淹沒在干擾信號中。

將10.1 GHz的雷達信號注入到干擾機中，其余參數(shù)不變，干擾樣式設置為欺騙干擾。雷達信號脈內間歇采樣的收發(fā)參數(shù)為:采樣脈寬2μs，轉發(fā)脈寬8μs，固定轉發(fā)時長200μs。脈外開窗收發(fā)參數(shù)為:采樣脈寬2μs，轉發(fā)脈寬6μs，開窗30次。生成基于間歇采樣疊加轉發(fā)的欺騙干擾信號如圖5所示。

圖5 基于間歇采樣疊加轉發(fā)的欺騙干擾信號時域圖

由圖5可知，欺騙干擾假目標群的個數(shù)為14，相鄰假目標群之間的最小間距為25μs。

4 結論

本文在現(xiàn)有脈沖壓縮雷達技術的基礎上，提出了基于數(shù)字射頻存儲技術的間歇采樣延時疊加干擾實現(xiàn)方法，并設計對應的干擾機平臺對該方法進行了試驗驗證。結果表明，該方法可有效地對輸入的雷達信號進行參數(shù)測量以及干擾樣式制定，能夠高效、精準地干擾目標雷達。