緩解NBTI的有效關(guān)鍵門識別方法

高 磊，李丹青，鄭文軍

（1.安徽理工大學計算機科學與工程學院，安徽淮南232001；2.合肥工業(yè)大學電子科學與應用物理學院，安徽合肥230009）

近幾十年來，器件特征尺寸一直在縮小，以實現(xiàn)更高的電路集成度和更低的功耗。隨著晶體管尺寸的不斷減小，器件老化已經(jīng)成為降低電路可靠性的主要問題。其中，負偏壓溫度不穩(wěn)定性（negative bias temperature instability，NBTI）是影響電路老化的主要因素。這導致電路延遲和電路時序違規(guī)增加[1]。因此，考慮NBTI 效應的優(yōu)化是早期電路設(shè)計的重要部分。

NBTI 效應通常出現(xiàn)在PMOS 器件中，當PMOS 晶體管被負偏置（或處于應力狀態(tài)，即VGS=VDD）時，閾值電壓（Vth）隨著時間增加，導致PMOS 器件的延遲時間顯著增加，電路運行速度降低約10%～20%，最終導致功能故障，稱之為NBTI 效應引起的電路老化。另一方面，老化現(xiàn)象可以在恢復階段部分恢復，意味著閾值電壓以正偏置恢復時，逐漸接近其初始值[2]。

早期對NBTI 效應的研究主要集中在NBTI分析模型的建立及其對晶體管各種電參數(shù)的影響。之后，提出了NBTI 效應下的電路性能退化模型和靜態(tài)時序分析（static timing analysis，STA）技術(shù)，用于NBTI 效應緩解方法[3-4]。現(xiàn)在緩解NBTI 效應帶來的電路老化存在多種方法，其中包括，門替換（gate replacement）法[5-7]，輸入向量控制（input vector vontrol，IVC）法[8-9]，插入傳輸門（transmission gate，TG）法[10-11]。

通過使用插入傳輸門技術(shù)來減輕NBTI 引起的電路時延增加，本文提出了一種新的算法，使用關(guān)鍵門識別技術(shù)，考慮在關(guān)鍵門前端使用插入傳輸門技術(shù)后的輸出變化對后續(xù)邏輯門的影響。特別是，本文提出了一種有效的度量標準來識別受保護的門。

1 相關(guān)工作

1.1 NBTI 模型

NBTI 可以分為靜態(tài)和動態(tài)NBTI?；谠诜磻獢U散（RD）機制上，動態(tài)NBTI 預測模型如下：

靜態(tài)NBTI 預測模型如下：

其中：A,Kv和βt是關(guān)于電壓，溫度，受壓時間和輸入信號概率的函數(shù)；Vth是PMOS 晶體管的初始閾值電壓；n為時間常數(shù)；Tclk是時鐘周期；a是占空比；δ是一個常數(shù)。在[5]中給出了Vth增量（ΔVth）和NBTI 引起的延遲退化d(v)之間的關(guān)系

其中：Vgs是柵源電壓；d(v)是門的固有延遲，可以從Hspice 模擬中提取。最后，門老化延遲daged可以簡化為

當PMOS 晶體管處于活動模式時，它將受到來自動態(tài)NBTI 的影響。當它處于待機模式時，它將受到來自靜態(tài)NBTI 的影響[12-15]。因此，在本文中我們使用動態(tài)NBTI 模型和靜態(tài)NBTI 模型分別進行估計NBTI 引起的電路延遲退化活動模式和待機模式。為了分析電路處于活動和待機狀態(tài)的時間模式下，引入活動和待機時間的比率。

1.2 插入傳輸門技術(shù)

插入傳輸門技術(shù)表示電路識別出關(guān)鍵門后，在關(guān)鍵門前端插入一個傳輸門和上拉PMOS 晶體管，用來緩解NBTI 帶來的電路老化影響。如下圖1 所示，當電路處于激活模式時，睡眠信號sleep 為0，這時圖1 中傳輸門處于導通狀態(tài)，上拉PMOS 管處于關(guān)斷狀態(tài)，電路正常運行。在待機模式期間，睡眠信號sleep 為1，圖1 中傳輸門處于關(guān)斷狀態(tài)，上拉PMOS 管處于導通狀態(tài)，G2 的輸入信號由0 變?yōu)?，這使得門G2 回到恢復期，減輕了在應力期間產(chǎn)生的老化[5]。

圖1 插入傳輸門技術(shù)緩解NBTI

1.3 存在的問題

插入傳輸門技術(shù)的關(guān)鍵步驟是關(guān)鍵門的識別，精簡準確的關(guān)鍵門識別方法可以為電路可靠性帶來更大的優(yōu)化，并一定程度上降低硬件開銷。

現(xiàn)有的插入傳輸門技術(shù)采用一種靜態(tài)的關(guān)鍵門識別方法，考慮了門的延時增量和門是否在關(guān)鍵路徑上，然后基于傳輸門技術(shù)保護關(guān)鍵門。然而，這種技術(shù)的缺點在于只考慮了關(guān)鍵門輸入信號的變化對其受壓情況的影響，沒有考慮插入傳輸門之后，關(guān)鍵門輸出信號的變化對后續(xù)邏輯門受壓情況的影響。使用該技術(shù)，一旦關(guān)鍵門信號發(fā)生變化，關(guān)鍵門的后續(xù)電路將受到影響。

圖2 是一個示例，顯示了關(guān)鍵門之后的子電路如何受到插入傳輸門之后的影響。如顯示在圖2（a）中，當電路在待機時間時，如果G3 的輸出為“0”，G0、G1 則處于應力狀態(tài)。因此，我們在G3的輸出端插入一個傳輸門和上拉晶體管，使G3 的輸出變?yōu)椤?”，從而減輕了對G0 和G1 的NBTI影響。但是，G0 和G1 的輸出將變?yōu)椤?”，此時G4和G5 處于應力狀態(tài)，無法緩解NBTI 效應引起的電路老化。如圖2（b）所示。

圖2 TG-based 技術(shù)對輸出信號的影響

2 緩解NBTI 的關(guān)鍵門識別方法

2.1 提出的方法

一般通過這三個因素的影響來識別引起電路老化的關(guān)鍵門[16]：門的老化時延增量；潛在關(guān)鍵路徑上最大時延的門；通過門的潛在關(guān)鍵路徑數(shù)量。文獻[16]基于路徑之間相關(guān)關(guān)系提出一個識別關(guān)鍵門的方法。以電路中路徑的相關(guān)關(guān)系為基礎(chǔ)，以權(quán)值Wi為指標，其公式為[10]:

式中：Δti是門Gi的老化時延增量；ni是通過門的受防護路徑數(shù)目。Wi值越大，表示這個門對老化程度的影響越大，即關(guān)鍵性更強。

然而，此方法不考慮關(guān)鍵門輸出變化，如圖2所示。因此，我們提出了一種新的度量方法，用于選擇最關(guān)鍵的門，以降低NBTI 引起的老化效應。如前所述，考慮由關(guān)鍵門輸出變化對后續(xù)邏輯門的影響，用門的度量值來衡量關(guān)鍵路徑的整體優(yōu)化結(jié)果。

其中：Dage,k和表示傳輸門插入之前和之后的老化路徑延遲；CPi表示第i個關(guān)鍵門集合。

本文在此方法的基礎(chǔ)上使用了插入傳輸門后關(guān)鍵路徑的優(yōu)化程度來確定關(guān)鍵門。因此，我們使用路徑老化延遲減法來考慮這些因素，如公式（7）。另外，門的關(guān)鍵性由公式（6）定義，表明具有正度量值的關(guān)鍵門一旦受到保護將帶來更好的優(yōu)化效果，為本文選擇的最終關(guān)鍵門。

2.2 基于插入傳輸門技術(shù)的整體流程框架

為了緩解電路中的NBTI 效應，本文使用了插入傳輸門方法的框架流程，具體如圖3，主要過程如下，首先處理標準電路，得到電路門級網(wǎng)表，然后通過靜態(tài)時序分析工具確定出這些潛在關(guān)鍵路徑集合，接著通過感知NBTI 靜態(tài)時序分析對潛在關(guān)鍵路徑集合中的所有路徑繼續(xù)分析，找出保護路徑集合(protect paths set，PPS)，然后，在保護路徑集合中考慮本文提出的度量，確定出關(guān)鍵門，并將這些關(guān)鍵門整合到關(guān)鍵門集合(critical gates set，CGS)中。最后使用插入傳輸門方法用以緩解NBTI 效應。

圖3 插入傳輸門技術(shù)的整體設(shè)計流程框架

2.3 關(guān)鍵門的確定

用本文方法識別關(guān)鍵門的基本算法：

輸入：潛在關(guān)鍵路徑集合Spcp，正常工作狀態(tài)下電路路徑延遲的最大值Ti。

輸出：關(guān)鍵門集合Scg。

Step 1：置Scg為空；

Step 2：計算Spcp中時延最大的路徑Pl，此路徑時延為Tpl；

Step 3：排除Scg中的門，計算路徑Pl中各門的權(quán)值Wi=Δtini,得到其中最高的權(quán)值Wm及對應的門Gm，計算門Gm的度量值，得到度量值最大的門放入Scg中；

Step 4：計算Spp中經(jīng)過門的所有保護路徑時延:Tpi=Tpi-Δtm；如果Tpi

Step 5：若Spp不為空，則回到Step 2。

2.4 基于插入傳輸門算法的實現(xiàn)

當通過以上方法找出關(guān)鍵門后，必須對這些關(guān)鍵門采用插入傳輸門方法以緩解NBTI 效應，針對這些關(guān)鍵門，首要工作是識別它們的輸入值，假若輸入值是1，則不需要對此門采用插入傳輸門處理，假若輸入值是0 則應該采用插入傳輸門方法同時記錄這個位置。這時必須刷新門Gi的輸出，然后再一次刷新電路，并重新算出電路延遲。本算法的時間復雜度為O(mn)。

3 實驗結(jié)果分析

3.1 實驗條件

基于32 nm 標準單元庫的ISCAS85 基準電路，利用C++編程實現(xiàn)了所提出的關(guān)鍵門識別和插入傳輸門算法。該電路僅由INV，NAND 和NOR 門組成。一些關(guān)鍵技術(shù)參數(shù)設(shè)定為供電電壓VDD=0.8 V，PMOS 和NMOS 晶體管的閾值電壓工作溫度設(shè)定為378 K，電路活動與待機的比率R=設(shè)置為1∶9，占空比為0.5，電路的預期使用時長為10 年。

3.2 實驗結(jié)果分析

Dimp為貢獻率，是展示插入傳輸門方法對減輕NBTI 帶來的老化效果的指標。Dimp越高，表明插入傳輸門方法緩解NBTI 效應的效果越好，對減輕電路老化能力越強。Dimp的計算方法

其中：DB表示為插入傳輸門前老化前路徑的最大時延值；Dlife表示插入傳輸門前老化后的路徑的最大時延值；Dlife,tra表示插入傳輸門后老化后的路徑的最大時延值。

其中：Aimp表示相對面積減少率；Ac表示文獻[10]中加入傳輸門后的面積增長率；Ai表示本文中加入傳輸門后的面積增長率。

在表1 中可以看出本文的平均老化延時改進率為36.76%，文獻[10]的平均老化延時改進率31.71%，本文的老化延時改進率明顯高于文獻[10]，其原因是本文考慮了插入傳輸門之后輸出信號的變化。面積開銷顯著減小，是因為本文更新了一組新的關(guān)鍵路徑，與文獻[10]相比，本文只需對更少的關(guān)鍵門進行插入傳輸門防護，大大減少了冗余門，因此優(yōu)化效果更好。這表明并非對所有采用STA 得到的靜態(tài)關(guān)鍵門集合插入防護門后，都可以使電路得到最佳延時改善。

表1 本文與文獻［10］的實驗結(jié)果比較

4 小結(jié)

本文對識別關(guān)鍵門的方法提出了改進，引入了一種考慮關(guān)鍵門的輸出變化對后續(xù)邏輯門產(chǎn)生影響的有效度量。使用這種度量識別關(guān)鍵門后，對電路可靠性具有很好的改善。使用本文方法識別出更加精煉有效的關(guān)鍵門，之后對這些關(guān)鍵門使用插入傳輸門方法以緩解NBTI 效應。通過實驗結(jié)果得出可以對電路延時顯著降低，有效減輕電路的NBTI 效應。