壓接式IEGT芯片布局對(duì)其溫升的影響

肖磊石，代思洋，趙 耀，王志強(qiáng)

（1.廣東電網(wǎng)有限責(zé)任公司電力科學(xué)研究院，廣州510080；2.大連理工大學(xué)電氣工程學(xué)院，大連116024）

壓接式電子注入增強(qiáng)型門極晶體管PP-IEGT（press pack-injection enhanced gate transistor）是由Toshiba公司在PP-IGBT的基礎(chǔ)上研發(fā)而成的一種大功率器件，保留了雙面散熱、短路失效和大額定功率等特點(diǎn)，而且獨(dú)有低通態(tài)壓降和高耐壓等級(jí)等優(yōu)點(diǎn)，已應(yīng)用到南澳、張北等柔直輸電工程中[1]。隨著PP-IEGT的功率密度不斷提高，并聯(lián)芯片的數(shù)量也逐步增加，加劇了熱耦合效應(yīng)，高結(jié)溫引發(fā)的高熱應(yīng)力會(huì)進(jìn)而加速器件的疲勞老化[2]，降低系統(tǒng)的可靠性。

目前，針對(duì)壓接式器件熱特性的研究主要集中在芯片表面溫度方面。文獻(xiàn)[3-5]利用有限元分析方法FEM（finite element method）對(duì)芯片的溫度分布、壓力分布等進(jìn)行了仿真；文獻(xiàn)[6]通過(guò)考慮熱耦合效應(yīng)，建立熱阻網(wǎng)絡(luò)矩陣模型以評(píng)估各芯片的平均結(jié)溫。密閉空間內(nèi)芯片表面溫度分布呈現(xiàn)不均勻特點(diǎn)，高溫集中的芯片易產(chǎn)生過(guò)大的熱應(yīng)力和形變[5]，同時(shí)溫度分布的不均勻性對(duì)壓力分布也有極大影響[7]。另外，在多芯片器件的熱研究中發(fā)現(xiàn)，通過(guò)改進(jìn)多芯片陣列布局可有效改善器件的散熱性能和溫度分布均勻性。文獻(xiàn)[8]設(shè)計(jì)了LED芯片交錯(cuò)布局以降低最高結(jié)溫；文獻(xiàn)[9]對(duì)芯片布局進(jìn)行了優(yōu)化設(shè)計(jì)，可改善器件的熱場(chǎng)分布。由于PP-IEGT采用多芯片并聯(lián)的壓接封裝，對(duì)其內(nèi)部多芯片布局進(jìn)行優(yōu)化以提升器件的熱穩(wěn)定性，同樣具有積極意義。

本文以包含21個(gè)并聯(lián)芯片的PP-IEGT為研究對(duì)象，基于有限元計(jì)算方法，設(shè)計(jì)了對(duì)齊陣列和交錯(cuò)陣列2種芯片布局。通過(guò)熱仿真計(jì)算，分析了2種模型的器件溫度，對(duì)比2種布局模型下的溫度差異和溫度分布的均勻性。同時(shí)，比較了不同功率損耗和散熱能力下器件內(nèi)各層組件（芯片、集電極、鉬片）的溫升變化。

1 PP-IEGT熱模型建立

典型的PP-IEGT結(jié)構(gòu)如圖1所示，封裝內(nèi)無(wú)引線，電氣連接通過(guò)各金屬層組件的壓接完成。堆疊結(jié)構(gòu)中，IEGT芯片的上、下2個(gè)方向依次放置鉬片和電極，各芯片的柵極通過(guò)彈簧引針與外部驅(qū)動(dòng)板連接；同時(shí)，每個(gè)芯片對(duì)應(yīng)1個(gè)凸臺(tái)，緩沖機(jī)械壓力對(duì)柵極引針的沖擊；陶瓷外殼將各組件密閉封裝。應(yīng)用中，散熱器位于集電極和發(fā)射極兩側(cè)，提供電氣連接和散熱（散熱通常選用強(qiáng)制水冷方式）。表1為后續(xù)有限元分析中各層組件的材料特性參數(shù)，PP-IEGT的電極和凸臺(tái)為金屬銅，芯片設(shè)置為硅[6]。

表1 PP-IEGT各層材料熱特性參數(shù)Tab.1 Thermal parameters of materials in different PP-IEGT layers

實(shí)際應(yīng)用中，PP-IEGT工作在開(kāi)關(guān)狀態(tài)，產(chǎn)生的功率損耗主要包括通態(tài)損耗和開(kāi)關(guān)損耗，功率損耗產(chǎn)生的熱量通過(guò)兩端散熱器進(jìn)行耗散。在器件內(nèi)部，熱流通過(guò)各層組件從芯片傳遞到低溫散熱器處，熱傳導(dǎo)是主要的傳熱方式。根據(jù)傳熱理論，PPIEGT的傳熱過(guò)程可表示為

式中：T為溫度；Q是芯片中產(chǎn)生的熱量；kx、ky和kz分別為x、y和z方向的熱導(dǎo)率。在本文中設(shè)置每個(gè)芯片的功率損耗為120 W[10]。

在有限元熱仿真邊界條件設(shè)置中，模型在空氣中受到對(duì)流換熱，即

式中：h為對(duì)流換熱系數(shù)；Ts和T∞分別為表面溫度和環(huán)境溫度；n為在x、y和z方向的外向法線。

將水冷散熱器與空氣的散熱效果等效為對(duì)流散熱系數(shù)（假設(shè)散熱器表面對(duì)流散熱系數(shù)相等），設(shè)為2 000 W/（m2·K）[10]；散熱器表面溫度設(shè)為40℃（即強(qiáng)制水冷的循環(huán)水保持此溫度）[11]；PP-IEGT陶瓷外殼與空氣的對(duì)流散熱系數(shù)設(shè)為10 W/（m2·K）[12]，環(huán)境溫度為22℃。

建立的2種布局有限元模型如圖2所示，圖2（a）為緊密排列的對(duì)齊陣列布局，圖2（b）為交錯(cuò)排列的圓周陣列布局，2種布局均為21個(gè)IEGT芯片，采用相同的芯片尺寸15 mm×15 mm，保證相同的功率損耗，未考慮封裝尺寸的影響。圓周幾何布局能有效減少芯片間的熱耦合效應(yīng)[8]，并提高各芯片間開(kāi)關(guān)電流的一致性[13]和壓力分布的均勻性[14]。

在熱分析中，為減少計(jì)算時(shí)間，通常將器件幾何體做一定簡(jiǎn)化，忽略定位孔、倒角和引針等細(xì)節(jié)，芯片缺口處為柵極區(qū)域[15]。關(guān)于模型網(wǎng)格劃分，由于計(jì)算關(guān)注的結(jié)果主要是芯片結(jié)溫，所以對(duì)芯片實(shí)體劃分為較細(xì)的網(wǎng)格（單元格尺寸為1 mm），以得到更精確的結(jié)果，其余部分采用自動(dòng)劃分的常規(guī)網(wǎng)格，以減小模型整體計(jì)算量。

2 對(duì)齊陣列布局

首先分析芯片采用對(duì)齊陣列布局時(shí)的情況，假設(shè)各個(gè)芯片的幾何參數(shù)一致，沒(méi)有加工誤差，在外部夾緊力下芯片和鉬片間充分完全接觸，接觸熱阻忽略不計(jì)。多芯片PP-IEGT的溫度分布如圖3所示，圓形外殼封裝內(nèi)，溫度分布呈中心對(duì)稱趨勢(shì)，位于邊緣位置的芯片結(jié)溫較低，平均結(jié)溫為75.0℃；而圓心位置的芯片受熱耦合效應(yīng)最明顯，顯示較高結(jié)溫，平均溫度為84.0℃。長(zhǎng)期工作下，熱量不斷在圓心區(qū)域積累，容易引發(fā)金屬材料疲勞退化，進(jìn)而嚴(yán)重影響器件工作的可靠性。此外，每個(gè)芯片的溫度分布也呈現(xiàn)明顯的不均勻特點(diǎn)，特別是邊緣芯片，如圖中所示，芯片邊角顯示最高結(jié)溫107.0℃，中間區(qū)域顯示最低結(jié)溫69.6℃，相差37.4℃，較大的溫度分布梯度會(huì)引發(fā)更大的熱應(yīng)力，致使邊緣位置的芯片也具有很高的失效風(fēng)險(xiǎn)。

為模擬大功率大電流等工作條件，更改每個(gè)芯片的功率損耗，對(duì)比了功率損耗110～160 W范圍內(nèi)，對(duì)齊陣列布局下PP-IEGT內(nèi)各層組件（以集電極、上鉬片和芯片為例）的最高溫度，結(jié)果如圖4所示。隨著功率損耗的增加，各組件的溫度呈近似線性增長(zhǎng)趨勢(shì)，計(jì)算各曲線的斜率以對(duì)比不同組件的傳熱情況[8]。經(jīng)計(jì)算，得到集電極、上鉬片和芯片的溫升斜率分別為0.50、0.53和0.99。集電極和上鉬片的溫升速度基本同步，110～160 W之間，分別上升了25.0℃和26.4℃；而芯片上升最多，為49.5℃。另外，在低功率110 W時(shí)，芯片和集電極的溫度差為36.5℃，隨著功率損耗的增加，160 W時(shí)溫度差增加到59.6℃，表明在不改變散熱條件的情況下，長(zhǎng)時(shí)間大電流工作，芯片的熱量得不到有效耗散，會(huì)持續(xù)加速積累，增大引發(fā)芯片熱失效的機(jī)率。

在功率損耗為120 W的條件下，散熱器選取不同的對(duì)流散熱系數(shù)，各層組件（集電極、上鉬片和芯片）最大溫度的變化情況如圖5所示。由于散熱器直接接觸集電極表面，所以集電極的溫度最低。當(dāng)對(duì)流散熱系數(shù)小于8 000 W/（m2·K）時(shí)，各層組件的溫度明溫度明顯下降，芯片的結(jié)溫下降速度最快，說(shuō)明對(duì)流系數(shù)的增大可以有效降低芯片的結(jié)溫，在實(shí)際工作中，可通過(guò)增加水冷散熱器的水流速度以增大對(duì)流系數(shù)，帶走更多的芯片熱量；當(dāng)對(duì)流系數(shù)大于8 000 W/（m2·K）時(shí)，溫度下降速度開(kāi)始變緩，特別是集電極，可能由于器件溫度與散熱器表面溫度趨于平衡，對(duì)流系數(shù)的作用受到限制。在對(duì)齊陣列布局下，盡管增大散熱系數(shù)可以在一定程度上降低結(jié)溫，但是芯片和集電極的最小溫差仍保持在18℃以上。

3 交錯(cuò)陣列布局

在圓形封裝內(nèi)，將21個(gè)芯片交錯(cuò)排列，與上節(jié)仿真邊界條件相同，得到芯片溫度分布結(jié)果如圖6所示。從圖中看出，最高結(jié)溫70.5℃，相比于圖3降低了36.5℃，由于芯片的間距增加，減少了熱耦合效應(yīng)，進(jìn)而使整體芯片的結(jié)溫得以下降。此外，無(wú)論是封裝內(nèi)邊緣芯片還是圓心位置芯片，平均溫度均為64.0℃，芯片的溫度分布均勻性得到提高，減少了熱量的聚集。

為進(jìn)一步分析，提取2種布局下芯片、集電極和發(fā)射極的最高溫度與最低溫度，通過(guò)計(jì)算溫差ΔT以評(píng)估器件的溫度差異，對(duì)比結(jié)果如表2所示。由表2可知，與對(duì)齊陣列布局相比，交錯(cuò)陣列布局下各層組件的ΔT較小，特別是PP-IEGT芯片，交錯(cuò)陣列布局下結(jié)溫差是10.5℃，僅為對(duì)齊陣列布局的28.1%；2種布局下的發(fā)射極ΔT結(jié)果近似，分別為4.3℃和4.4℃。此外，交錯(cuò)陣列布局下芯片和集電極之間最高溫度的溫差為8.9℃，而對(duì)齊陣列布局下二者的溫差為40.0℃。因此，無(wú)論是平面的溫度分布還是縱向剖面的溫度分布，交錯(cuò)陣列布局都取得了更均衡的結(jié)果。

表2 各層組件溫度對(duì)比Tab.2 Comparison of temperature among components

交錯(cuò)陣列布局下，PP-IEGT內(nèi)各層組件最高溫度與功率損耗的對(duì)應(yīng)關(guān)系如圖7所示。同樣呈近似線性增長(zhǎng)趨勢(shì)，集電極、上鉬片和芯片的溫升斜率分別為0.28、0.29和0.30，結(jié)果均小于對(duì)齊陣列布局下的溫升斜率，各層組件將熱量更有效地傳遞到散熱器。此外，隨工作電流的增加，芯片的溫升值與集電極側(cè)溫升值近似，說(shuō)明器件整體溫度達(dá)到了相對(duì)平衡的狀態(tài)，避免了因不同層組件溫度差異過(guò)大而產(chǎn)生的過(guò)大熱應(yīng)力。

圖8為各組件的最高溫度與對(duì)流散熱系數(shù)之間的關(guān)系，與圖5相比，隨著對(duì)流系數(shù)的增加，各組件的溫度下降速度明顯減弱。圖5中，對(duì)流系數(shù)從8 000到13 000 W/（m2·K）結(jié)溫已經(jīng)減少12℃；圖8中，對(duì)流系數(shù)從2 000增加到13 000 W/（m2·K），芯片結(jié)溫只減少18℃。同時(shí)，芯片溫度的減少值與集電極和上鉬片大致相同，進(jìn)一步說(shuō)明交錯(cuò)陣列布局下，整體器件保持相對(duì)平衡狀態(tài)，熱量傳遞情況優(yōu)于對(duì)齊陣列布局。

4 結(jié)論

本文通過(guò)建立有限元熱仿真模型，對(duì)比了多芯片對(duì)齊陣列布局和交錯(cuò)陣列布局對(duì)PP-IEGT溫升的影響。相比于緊密排列的對(duì)齊陣列布局，交錯(cuò)陣列布局有效緩解了芯片間的熱耦合效應(yīng)，進(jìn)而使整體器件的溫度得以下降，芯片最高溫度降低36.5℃。此外，封裝內(nèi)各層組件的溫度分布均勻性得到提高，特別是芯片層，最高和最低結(jié)溫差僅為對(duì)齊陣列布局的28.1%。

改變功率損耗和對(duì)流散熱系數(shù)等外部工作條件時(shí)，交錯(cuò)陣列布局同樣能夠保證芯片、上鉬片和集電極的溫度變化速度一致，使芯片上的熱量能夠有效傳遞到散熱器，減少熱量積累，并且降低了芯片和電極之間的溫度差，提高了芯片和整體PPIEGT的溫度穩(wěn)定性。此外，本文僅針對(duì)相同尺寸的芯片進(jìn)行了布局對(duì)比分析，未考慮封裝尺寸的影響，后續(xù)研究中，可從多物理場(chǎng)的角度對(duì)芯片布局進(jìn)行深入計(jì)算，提出更完善、更合理的優(yōu)化方案，提高芯片的熱可靠性，維護(hù)器件的安全高效運(yùn)行。