高頻寬帶延遲線的設(shè)計(jì)

許在運(yùn)

（合肥工業(yè)大學(xué)電子科學(xué)與應(yīng)用物理學(xué)院 安徽省合肥市 230009）

延遲線是一種將電信號通過某種介質(zhì)材料來延后一段特定時(shí)間的元件或器件，為了滿足現(xiàn)代電路及各種匯總器件的延遲需求，常采用延遲線來進(jìn)行電路設(shè)計(jì)。當(dāng)電信號通過某一延遲單元后，會將電信號延遲一段特定時(shí)間后輸出。

近些年隨著微波集成電路的不斷發(fā)展，延遲線的應(yīng)用也更加廣泛，比如在相控陣?yán)走_(dá)系統(tǒng)、信息對抗中，延遲線的使用也顯得越來越重要。在設(shè)計(jì)延遲線時(shí)，盡量使其具有良好的幅頻特性，衰減量小、起伏和色散要盡量小，在滿足良好的阻抗匹配的同時(shí)還需要具有一定量的相移特性。同軸電纜延遲線、聲體波延遲線、超導(dǎo)微波延遲線、光纖延遲線等，這些傳統(tǒng)的延遲線普遍存在體積過大的缺點(diǎn)。延遲線采用共面波導(dǎo)曲折傳輸線的布局方式以及偶模的電磁場模式，有利于消除共面地之間電場的形成條件，減弱寬帶大信號波束指向的偏離，與傳統(tǒng)延遲線相比，這種延遲線更適用于現(xiàn)代雷達(dá)系統(tǒng)。

共面波導(dǎo)微波傳輸線最早是由學(xué)者C.P.WEN 于1969年提出，其后共面波導(dǎo)延遲線越發(fā)地被人們所設(shè)計(jì)和使用。2016年合肥華東電子研究所的湯艷燕等人設(shè)計(jì)研制出了一種共面波導(dǎo)延時(shí)放大組件。然而,目前國內(nèi)外對高頻下這種延遲線的指標(biāo)特性研究較少，為此，本文設(shè)計(jì)了一組4 位共面波導(dǎo)延遲線，分別可產(chǎn)生1 λ、2 λ、4 λ、8 λ 的延遲量,工作頻率在Ku 波段，相位線性度優(yōu)于2°，器件同時(shí)還具有小型化、低色散等特點(diǎn)。

1 共面波導(dǎo)傳輸特性

本文中延遲線采用的是共面波導(dǎo)平面?zhèn)鬏斁€，它的基片正面是由一中央導(dǎo)帶和兩邊共面的金屬接地板構(gòu)成。如圖1 所示，共面波導(dǎo)由厚度為 H，介電常數(shù)為Er 的介質(zhì)基片和厚度為H 的表層金屬構(gòu)成。其中，中央導(dǎo)帶與兩邊共面的金屬接地板之間的縫隙寬度為G，中央導(dǎo)帶寬度為S，底部的金屬接地層起到增加電路功率容量和電路片散熱的功能。

共面波導(dǎo)的導(dǎo)波相速度vp可以表示為：

式中：c 為電磁波的在空間中的傳播速；εe為共面波導(dǎo)的介電常數(shù)。

共面波導(dǎo)的波導(dǎo)波長λg為：

式中：f 為工作頻率；λ0為自由空間中的波長。

則由兩條射頻支路產(chǎn)生的射頻信號的相位延遲量 為：

共面波導(dǎo)的特性阻抗Z0為：

圖1：共面波導(dǎo)模型

由于，共面波導(dǎo)傳輸線的色散特性與其導(dǎo)帶線寬、縫寬和介質(zhì)厚度有關(guān)，所以在構(gòu)建50 歐姆共面波導(dǎo)傳輸線時(shí)需通過HFSS 等工具進(jìn)行計(jì)算；另外，在共面波導(dǎo)傳輸線之間添加適當(dāng)?shù)慕拥乜祝軌驕p弱一定量的信號間串?dāng)_，因此在布局時(shí)，共面波導(dǎo)傳輸線電路可以設(shè)計(jì)得更加密集，有利于解決尺寸過大的問題。

2 共面波導(dǎo)延遲線設(shè)計(jì)

下面簡單敘述下共面波導(dǎo)延遲線的設(shè)計(jì)過程。1 λ、2 λ、4 λ、8 λ 共面波導(dǎo)延遲線采用曲折傳輸線的形式設(shè)計(jì)，基于薄膜工藝基礎(chǔ)，采用Al2O3為基片材料，介電常數(shù)為9.8，基片厚度為0.254 mm，基片表面鍍金厚度為4μm，通過使用ADS 自帶Linecalc 計(jì)算工具，計(jì)算出線寬為0.1 mm，縫寬為0.05 mm，采用圓弧形切角方式，通過電磁仿真軟件在工作頻帶上的仿真，得出1 λ、2 λ、4 λ、8 λ 共面波導(dǎo)延遲線三維仿真模型如圖2 所示，延遲線上下面采用接地孔貫穿，有效地保證在較低損耗下具有較低的色散特性。

3 仿真結(jié)果與分析

通過上一章節(jié)分別對四個(gè)共面波導(dǎo)延遲線進(jìn)行枝節(jié)長度的優(yōu)化和傳輸線的布局，最終得到1λ、2λ、4λ、8λ 的共面波導(dǎo)延遲線的仿真結(jié)果如圖3 所示。

從圖3 可以看出，由于共面波導(dǎo)的電長度不同，1 λ、2 λ、4 λ、8 λ 中心頻點(diǎn)插入損耗分別為0.4dB、0.8 dB、1.8 dB、3.7 dB，輸入輸出駐波比均小于1.2，相位線性度優(yōu)于2°，帶內(nèi)起伏優(yōu)于0.5 dB。在如此高頻特性下，由于各端口之間金絲阻抗匹配、射頻信號的不連續(xù)性等原因，都會導(dǎo)致插入損耗變大，并會對延遲線的輸入輸出駐波造成一定的影響，所以在后續(xù)的設(shè)計(jì)中還需要進(jìn)一步完善和優(yōu)化。

本文通過對不同延遲量的共面波導(dǎo)延遲線進(jìn)行仿真計(jì)算，采用曲折傳輸線的方式，實(shí)現(xiàn)了延遲線的小型化特點(diǎn)。與傳統(tǒng)延遲線相比，共面波導(dǎo)延遲線，因其小型化、集成度高、低插損、低色散等優(yōu)點(diǎn)，更適用于現(xiàn)代相控陣?yán)走_(dá)等系統(tǒng)中。

圖2：共面波導(dǎo)延遲線仿真單元

圖3：共面波導(dǎo)相移特性