FPGA超聲波換能器測(cè)試平臺(tái)的設(shè)計(jì)

趙 娜,趙旭超,趙 炎,鄭曉平

(1.遼東學(xué)院 信息工程學(xué)院，遼寧 丹東 118003；2.丹東通博電器(集團(tuán))有限公司，遼寧 丹東 118000；3.得實(shí)信息科技(深圳)有限公司，廣東 深圳 518000)

在開挖礦井前首要任務(wù)是要對(duì)礦井進(jìn)行較為精準(zhǔn)的地質(zhì)勘探，其測(cè)量工作環(huán)境較為惡劣。測(cè)井的方法有多種，有電磁流量計(jì)測(cè)井、脈沖中子測(cè)井、同位素示蹤注入剖面測(cè)井和聲波測(cè)井，而利用聲波測(cè)井法是目前較為普遍的方法，即通過(guò)測(cè)量礦井剖面巖層的聲學(xué)性質(zhì)進(jìn)行測(cè)井工作[1]。超聲波測(cè)井設(shè)備中有一對(duì)換能器，其主要作用是將聲能和機(jī)械能進(jìn)行轉(zhuǎn)換以實(shí)現(xiàn)超聲波的發(fā)射和接收功能，因此超聲波換能器是超聲測(cè)井設(shè)備的核心器件，它的性能與超聲測(cè)井設(shè)備息息相關(guān)，也全面影響了測(cè)井的精度與效率[2]。

目前所采用的超聲波換能器多為壓電型換能器，壓電換能器的一致性問(wèn)題成為國(guó)內(nèi)外專家對(duì)超聲波換能器研究的熱點(diǎn)之一。在國(guó)內(nèi)關(guān)于換能器一致性匹配的問(wèn)題研究很少，綜合來(lái)看，對(duì)換能器一致性研究分為兩大類：一是直接根據(jù)壓電晶體或換能器的阻抗特性曲線中某些局部特征頻率來(lái)進(jìn)行壓電陶或換能器的挑選；二是通過(guò)人工逐對(duì)測(cè)試的方法找出順逆、流兩種情況下接收換能器輸出信號(hào)波形較為一致的換能器并進(jìn)行配對(duì)使用[3]。本研究基于前人研究的基礎(chǔ)，對(duì)超聲波換能器的頻率特性、機(jī)械品質(zhì)因數(shù)等參數(shù)進(jìn)行研究，構(gòu)建測(cè)試現(xiàn)場(chǎng)可編程邏輯門陣列(FPGA)平臺(tái)作為主控制芯片；設(shè)計(jì)多個(gè)測(cè)試參數(shù)的測(cè)試電路，將所測(cè)的數(shù)據(jù)發(fā)送到labVIEW，經(jīng)過(guò)一定的處理后得到換能器參數(shù)的測(cè)量結(jié)果，并針對(duì)參數(shù)進(jìn)行測(cè)試以期所測(cè)參數(shù)的一致性更為精準(zhǔn)[4]。目前國(guó)內(nèi)市場(chǎng)上沒(méi)有類似超聲波換能器實(shí)驗(yàn)平臺(tái)，本產(chǎn)品擁有獨(dú)立的知識(shí)產(chǎn)權(quán)。

1 超聲波換能器原理

超聲波換能器的種類有多種，一般分為壓電式與電容式[5]。它是一種可以將聲能轉(zhuǎn)換為電能進(jìn)而轉(zhuǎn)換為聲能的器件。超聲波測(cè)井設(shè)備中有一對(duì)換能器，其作用是將聲能和機(jī)械能進(jìn)行轉(zhuǎn)換以實(shí)現(xiàn)超聲波的發(fā)射和接收功能，因此超聲波換能器是超聲測(cè)井裝置的核心器件，其性能影響測(cè)井的精度與效率。壓電式超聲波換能器是由一系列的(盒體、喇叭形諧振器、金屬片、壓電陶瓷、底座、引線端子)物理結(jié)構(gòu)構(gòu)成，常見(jiàn)的結(jié)構(gòu)如圖1所示。

圖1中，壓電陶瓷4是壓電式超聲波換能器中的關(guān)鍵部件，為了使電荷均勻產(chǎn)生在陶瓷表面，一般在壓電陶瓷表面鍍上一層銀[6]。壓電陶瓷上可發(fā)生壓電效應(yīng)與逆壓電效應(yīng)以實(shí)現(xiàn)電能與機(jī)械能的相互轉(zhuǎn)換，其性能直接決定了超聲波換能器的性能[7]。當(dāng)壓電陶瓷處于振動(dòng)狀態(tài)時(shí)，喇叭形諧振器2產(chǎn)生諧振頻率。引線端子6用于連接換能器與其他外部器件，壓電陶瓷產(chǎn)生的電信號(hào)通過(guò)引線端子引出。盒體1保護(hù)換能器的各個(gè)部件。

當(dāng)外力施加在壓電晶體上時(shí)，壓電晶體表面會(huì)產(chǎn)生電荷并一正一負(fù)附于晶體的兩個(gè)表面。超聲波作用于接收式換能器時(shí)，壓電晶體產(chǎn)生振動(dòng)從而產(chǎn)生了一定的電能[8]。同樣，在壓電晶體的某個(gè)方向上施加一定強(qiáng)度的電場(chǎng)時(shí)，壓電晶體表面將發(fā)生形變引起振動(dòng)而產(chǎn)生超聲波，當(dāng)換能器的固有頻率與所加的激勵(lì)頻率相同時(shí)換能器將發(fā)出強(qiáng)度最大的超聲波[9]。

2 FPGA測(cè)試平臺(tái)構(gòu)建

2.1 測(cè)試平臺(tái)方案設(shè)計(jì)

超聲波傳輸過(guò)程中需要使用一對(duì)換能器，分別為發(fā)射換能器與接收換能器，兩個(gè)換能器須具有較高的一致性否則將對(duì)測(cè)量產(chǎn)生很大的誤差。換能器的工作頻率與機(jī)械品質(zhì)因數(shù)將直接影響測(cè)量的準(zhǔn)確度[10]。

通過(guò)分析FPGA測(cè)試平臺(tái)的測(cè)試需求，選擇合理的測(cè)試參數(shù)，針對(duì)各測(cè)試參數(shù)分別設(shè)計(jì)不同的測(cè)試電路，并對(duì)各測(cè)試電路產(chǎn)生的輸出信號(hào)進(jìn)行分析及處理后得到所需數(shù)值。各測(cè)試項(xiàng)所需的激勵(lì)信號(hào)由主控芯片產(chǎn)生，激勵(lì)信號(hào)輸入到換能器后，測(cè)試電路將產(chǎn)生不同的響應(yīng)信號(hào)，響應(yīng)信號(hào)進(jìn)行一定的調(diào)理，F(xiàn)PGA進(jìn)行A/D轉(zhuǎn)換及相關(guān)運(yùn)算后得到正確的參數(shù)值，F(xiàn)PGA測(cè)試平臺(tái)方案如圖2所示。

由圖2可知，驅(qū)動(dòng)模塊產(chǎn)生測(cè)試電路需要激勵(lì)信號(hào)，以驅(qū)動(dòng)測(cè)試電路工作；測(cè)試電路中包含換能器，測(cè)試電路輸入信號(hào)時(shí)將輸出響應(yīng)信號(hào)從而產(chǎn)生被測(cè)參數(shù)的原始輸出信號(hào)；信號(hào)調(diào)理模塊對(duì)測(cè)試電路的原始輸出信號(hào)進(jìn)行放大等調(diào)理，以得到適于A/D轉(zhuǎn)換的信號(hào)；A/D模塊將信號(hào)調(diào)理模塊的輸出量轉(zhuǎn)換為數(shù)字量以便FPGA進(jìn)行分析處理；通信模塊使用串口進(jìn)行上下位機(jī)通信；上位機(jī)使用LabVIEW接收下位機(jī)數(shù)據(jù)并進(jìn)行數(shù)據(jù)處理與顯示；時(shí)鐘電路、復(fù)位電路為FPGA測(cè)試平臺(tái)運(yùn)行提供基礎(chǔ)功能。

2.2 電路設(shè)計(jì)

根據(jù)圖2的FPGA測(cè)試平臺(tái)方案設(shè)計(jì)，由時(shí)鐘電路與復(fù)位電路為FPGA提供時(shí)鐘與復(fù)位功能，驅(qū)動(dòng)模塊驅(qū)動(dòng)測(cè)試電路工作。信號(hào)調(diào)理模塊對(duì)測(cè)試電路的輸出信號(hào)進(jìn)行調(diào)理如整流、濾波、放大等處理，以得到適于A/D轉(zhuǎn)換輸入的信號(hào)。采用RS232串口通信協(xié)議，上位機(jī)使用LabVIEW接收、處理與顯示數(shù)據(jù)，所構(gòu)建的驅(qū)動(dòng)模塊電路如圖3所示。

利用圖3的驅(qū)動(dòng)模塊電路，驅(qū)動(dòng)兩個(gè)換能器同時(shí)工作，當(dāng)FPGA產(chǎn)生的電平信號(hào)輸入該電路時(shí)，可產(chǎn)生0 V或+15 V輸出信號(hào)，其信號(hào)放大電路如圖4所示。

圖4所示的信號(hào)放大電路的作用是將測(cè)試電路產(chǎn)生的輸出信號(hào)進(jìn)行放大，以得到適合于A/D轉(zhuǎn)換輸入的信號(hào)。利用AD603芯片作為可變?cè)鲆娣糯笃?，通過(guò)調(diào)節(jié)增益倍數(shù)以獲取合適的輸出。所需要的A/D電路如圖5所示。

如圖5所示：A/D轉(zhuǎn)換電路使用了高速12位的AD9226芯片。A/D轉(zhuǎn)換的輸入模式采用差分輸入以獲得更好的抗干擾能力。但是信號(hào)調(diào)理模塊產(chǎn)生的信號(hào)是一個(gè)單端信號(hào)，因此在進(jìn)行A/D轉(zhuǎn)換前還需要進(jìn)行單端信號(hào)轉(zhuǎn)差分信號(hào)的處理，如圖6所示。

圖6為單端信號(hào)轉(zhuǎn)差分信號(hào)電路，該電路中所使用的AD8132芯片，可以實(shí)現(xiàn)高速差分放大器，并作為單端輸入至差分輸出的驅(qū)動(dòng)器。

2.3 程序設(shè)計(jì)

下位機(jī)通過(guò)Verilog HDL語(yǔ)言進(jìn)行程序設(shè)計(jì)，包含掃頻信號(hào)發(fā)生、A/D轉(zhuǎn)換及串口通信等子程序的設(shè)計(jì)，其程序流程如圖7所示。

由圖7可知，F(xiàn)PGA啟動(dòng)后將等待上位機(jī)發(fā)來(lái)的掃頻指令，當(dāng)接收到掃頻指令后，開始發(fā)送掃頻信號(hào)。并約定：掃頻信號(hào)從2.5 MHz開始至500 kHz結(jié)束。掃頻信號(hào)通過(guò)驅(qū)動(dòng)模塊輸入至測(cè)試電路中，測(cè)試電路產(chǎn)生的響應(yīng)信號(hào)通過(guò)調(diào)理后，通過(guò)FPGA對(duì)信號(hào)進(jìn)行A/D轉(zhuǎn)換生成的數(shù)字量再通過(guò)串口發(fā)送至上位機(jī)進(jìn)行后續(xù)處理。上位機(jī)使用LabVIEW進(jìn)行程序設(shè)計(jì)，包含串口通信、數(shù)據(jù)處理、繪制及處理波形等子程序的設(shè)計(jì)，其程序流程如圖8所示。

由圖8可知，上位機(jī)啟動(dòng)后立即發(fā)送掃頻指令以接收下位機(jī)的數(shù)據(jù)，該數(shù)據(jù)為測(cè)試電路的輸出，通過(guò)對(duì)原始輸出波形進(jìn)行平滑、能量相加等處理，最終得到測(cè)試電路的輸出波形。分析該波形可得出換能器的工作頻率等參數(shù)。部分FPGA程序如下：

module RxTx_control_module

( input CLK,

input RSTn,

input Empty_Sig,

input [7:0]FIFO_Read_Data,

output Read_Req_Sig,

input TX_Done_Sig,

output TX_En_Sig,

output [7:0]TX_Data,

output [7:0]Number_Data,

input [11:0]AD_Read_Data,

input SSG_OUT,

input SSG_Done_Sig,

output SSG_Start_Sig,

output [9:0]Fre_Add,

output Write_En_Sig,

output [11:0]Write_Addr_Sig,

output [11:0]Write_Data,

output [11:0]Read_Addr_Sig,

input [11:0]Ram_Read_Data

);

/*******************/

parameter tDelay = 26′d4_999_999;

parameter Uart_Send_Num = 16′d4096;

parameter Ini_Ram_Num = 16′d4096;

/*****************/

reg [25:0]Count;

always @ ( posedge CLK or negedge RSTn )

if( !RSTn )

Count <= 26′d0;

else if( Count == tDelay )

Count <= 26′d0;

else

Count <= Count + 1′b1;

/******************/

reg [7:0]tx_rData;

reg isTxEn;

reg [7:0] i;

reg isFifoRead;

reg isRamWrite;

reg [11:0]isRamWriteAddr;

reg [11:0]isRamWriteData;

reg [11:0]isRamReadAddr;

reg [15:0]CountNum;

reg byteCnt;

reg [11:0]tx_rData_cache;

reg [3:0]waitClk;

reg rSSG_Start_Sig;

reg [9:0]rFre_Add;

/******************/

3 實(shí)驗(yàn)分析

上述所構(gòu)建的電路，對(duì)各模連線，F(xiàn)PGA通過(guò)串口與PC機(jī)相連，得到的相關(guān)接線圖如圖9所示。

運(yùn)行圖9所示的FPGA測(cè)試平臺(tái)上位機(jī)得到上位機(jī)前面板如圖10所示，運(yùn)行結(jié)果如圖11所示。

由圖11測(cè)試平臺(tái)上位機(jī)的運(yùn)行結(jié)果可知：第1個(gè)波形為測(cè)試電路的原始響應(yīng)波形，在不同頻率的激勵(lì)信號(hào)下該波形的頻率也是不同的；第2個(gè)波形圖為原始信號(hào)經(jīng)過(guò)平滑后的信號(hào)波形；第3個(gè)波形圖為將平滑信號(hào)能量累加后的波形，分析該波形即可得到換能器的工作頻率特性(見(jiàn)圖12)。

由圖12換能器的工作頻率特性可知：當(dāng)2.5 MHz～500 kHz的掃頻信號(hào)發(fā)送完成后將產(chǎn)生1個(gè)完整的換能器頻率特性圖，曲線幅值最高點(diǎn)為該換能器的諧振頻率175 kHz，最低點(diǎn)850 Hz為換能器的反諧振頻率。在諧振頻率點(diǎn)，由于換能器的等效阻抗最小，同樣的激勵(lì)信號(hào)能夠獲得較大的發(fā)射效率與功率；在反諧振頻率點(diǎn)，由于等效阻抗最大，相同的電荷可以產(chǎn)生最大的電壓，因此具有較高的接收靈敏度。

4 結(jié)論

論文對(duì)基于FPGA的超聲波換能器測(cè)試平臺(tái)進(jìn)行了研究，其目的是對(duì)換能器的參數(shù)進(jìn)行測(cè)試以達(dá)到換能器一致性匹配的效果。通過(guò)實(shí)驗(yàn)結(jié)果表明，使用FPGA作為主控芯片產(chǎn)生測(cè)試電路需要的激勵(lì)信號(hào)，信號(hào)的頻率范圍從500 kHz～2.5 MHz，增加了激勵(lì)信號(hào)的頻率帶寬。用LabVIEW設(shè)計(jì)了一個(gè)簡(jiǎn)單易用的操作平臺(tái)，利用LabVIEW中的波形處理函數(shù)得到換能器的諧振頻率與反諧振頻率，通過(guò)諧振頻率與反諧振頻率計(jì)算出機(jī)械品質(zhì)因數(shù)，最終實(shí)現(xiàn)了換能器各項(xiàng)參數(shù)的測(cè)試。該實(shí)驗(yàn)平臺(tái)能夠提高換能器配對(duì)效率，使其所測(cè)參數(shù)的一致性更為精準(zhǔn)。