基于三模冗余架構(gòu)的航天器FPGA可靠性設(shè)計

(1.山東航天電子技術(shù)研究所，山東 煙臺 264000； 2.海軍航空大學(xué)，山東 煙臺 264000)

0 引言

FPGA是PAL、GAL等一系列可編程器件結(jié)構(gòu)的升級發(fā)展產(chǎn)物，作為集成電路中重要的半定制電路實體，不僅彌補(bǔ)了定制電路存在的固化傳輸誤差，也解決了可編程器件門電路受限的物理問題。與傳統(tǒng)航天器芯片結(jié)構(gòu)相比，F(xiàn)PGA組織不局限于單純的定點式連接，而是可以根據(jù)相關(guān)硬件結(jié)構(gòu)的運轉(zhuǎn)方式，調(diào)節(jié)核心主機(jī)的響應(yīng)連接狀態(tài)。從器件處理的角度來看，F(xiàn)PGA結(jié)構(gòu)不僅包含獨立的半定制航天器集成電路，也可按照相關(guān)內(nèi)嵌單元及輸出組織的連接需求，布置航天器件所需的節(jié)點應(yīng)用條件[1]。而從全局性的角度來看，航天器FPGA內(nèi)部包含大量的優(yōu)化連接芯片，可在調(diào)節(jié)整體組織結(jié)構(gòu)接入狀態(tài)的同時，屏蔽由不相關(guān)器件傳輸而來的電量信號，進(jìn)而簡化芯片構(gòu)造的穩(wěn)定性指標(biāo)。

隨著航天器每日航程的增加，MPPT、SPPT等航天器穩(wěn)定性指標(biāo)均出現(xiàn)明顯的下降趨勢，且在航道線路不斷改變的條件下，航天器設(shè)備的運行可靠性也始終不能達(dá)到預(yù)期水平標(biāo)準(zhǔn)。為解決上述問題，引入三模冗余架構(gòu)體系，通過設(shè)置處理單元、射頻單元、雙閉環(huán)電路等組織的方式，完成航天器FPGA的拓?fù)浣Y(jié)構(gòu)設(shè)計。按照總線通信串口的連接標(biāo)準(zhǔn)，設(shè)計FPGA結(jié)構(gòu)連接所需的數(shù)據(jù)隊列形式，再根據(jù)航天器總線狀態(tài)機(jī)的控制指令需求，轉(zhuǎn)換FPGA結(jié)構(gòu)傳輸過程中的數(shù)據(jù)信息，完成基于三模冗余架構(gòu)航天器FPGA可靠性設(shè)計。再借助定向化模擬檢測平臺，驗證該理論結(jié)構(gòu)的實際應(yīng)用價值。

1 航天器FPGA拓?fù)浣Y(jié)構(gòu)研究

航天器FPGA拓?fù)浣Y(jié)構(gòu)由FPGA架構(gòu)、處理單元、配置單元、射頻單元、雙閉環(huán)電路五部分組成，具體搭建方法可按如下步驟實施。

1.1 FPGA架構(gòu)搭建

FPGA架構(gòu)是航天器組織設(shè)備的搭建依靠主體，可通過內(nèi)、外同時調(diào)制的方式，確定各級組織模塊在航天器FPGA結(jié)構(gòu)中的所處位置。整個FPGA架構(gòu)的最外層模塊為航天堡壘組織，且這些模塊結(jié)構(gòu)始終保持規(guī)范排列的連接形式，相鄰模塊主體間的物理距離處處相等，為保證航天器執(zhí)行數(shù)據(jù)的傳輸穩(wěn)定性，橫向、縱向模塊結(jié)構(gòu)的數(shù)值水平始終相等，但連接轉(zhuǎn)角處不設(shè)置模塊結(jié)構(gòu)，故航天數(shù)據(jù)可長時間保持相對寬泛的傳輸行為。冗余結(jié)構(gòu)節(jié)點包裹在航天堡壘組織內(nèi)部，呈現(xiàn)跨級分布的排列形式，橫向、縱向航天冗余節(jié)點間的物理距離處處相等，故而整個結(jié)構(gòu)節(jié)點主體的表現(xiàn)形式類似于一個“正方形”，為保證航天器數(shù)據(jù)信息的穩(wěn)定傳輸，冗余結(jié)構(gòu)節(jié)點的間距數(shù)值應(yīng)稍大于傳輸通道的物理寬度。開放性數(shù)據(jù)傳輸通道處于冗余結(jié)構(gòu)節(jié)點之間，負(fù)責(zé)傳輸航天器FPGA設(shè)備所需的信息參量，是一種具有連接性的架構(gòu)[2]。

圖1 航天器FPGA架構(gòu)

1.2 處理單元設(shè)計

處理單元是航天器FPGA設(shè)備核心結(jié)構(gòu)，兼?zhèn)鋽?shù)據(jù)采集發(fā)送、數(shù)據(jù)處理、節(jié)點管理等多項物理功能，與DMA芯片作為主要連接裝置。DMA芯片中融合了監(jiān)督管理、數(shù)據(jù)并行、信息監(jiān)視三類執(zhí)行功能，且每一類物理功能的實現(xiàn)都需要一個模塊收發(fā)器的配合。在芯片左側(cè)有一個完整的冗余架構(gòu)分配處理器，其中包含多個DART接口組織，可在接收航天數(shù)據(jù)信息的同時，過濾不滿足FPGA傳輸需求的參量指標(biāo)，并將剩余數(shù)據(jù)信息整合成包裝體結(jié)構(gòu)，傳輸至其它航天器FPGA單元之中。信息監(jiān)視收發(fā)器下端為一個小型數(shù)據(jù)存儲結(jié)構(gòu)，可暫時記錄航天器FPGA設(shè)備所需的執(zhí)行數(shù)據(jù)信息，在感知到核心主機(jī)傳輸而來的連接指令后，選擇性執(zhí)行對于已存儲數(shù)據(jù)信息的釋放操作。DMA芯片右下方為一個卡槽，可作為其它硬件單元結(jié)構(gòu)的連通接入節(jié)點。

1.3 配置單元設(shè)計

航天器FPGA設(shè)備的配置單元以CPLD+存儲器作為核心搭建裝置，對于待傳輸航天組織數(shù)據(jù)采取兼性連接處置的態(tài)度。CPLD+存儲器表面罩有一個完整的實體架構(gòu)，由平滑的絕緣性材料構(gòu)成，可屏蔽所有不必要的航天器組織連接請求，進(jìn)而阻隔由不相關(guān)電子信號引起的電量變化行為，實體架構(gòu)后部有用作物理連接的套用接口，可借助輸出線路與DMA芯片的既定物理結(jié)構(gòu)相連。CPLD+存儲器正面結(jié)構(gòu)包含一個三模調(diào)控裝置、大量冗余數(shù)據(jù)開關(guān)和一定數(shù)量的節(jié)點配置注腳[3]。航天器行駛數(shù)據(jù)大量涌進(jìn)FPGA配置單元時，三模調(diào)控裝置會根據(jù)數(shù)據(jù)信息的具體數(shù)值條件，自發(fā)轉(zhuǎn)動至合理連接阻值，再使一定數(shù)量的冗余數(shù)據(jù)開關(guān)由閉合轉(zhuǎn)換為連通狀態(tài)，進(jìn)而擴(kuò)張節(jié)點配置注腳，建立航天器FPGA設(shè)備處理單元與射頻單元的物理連接。

圖2 航天器FPGA配置單元的CPLD+存儲器

1.4 射頻單元設(shè)計

射頻單元是航天器FPGA架構(gòu)中的重要執(zhí)行模塊，以型號為R-2000B的變頻頂射裝置作為核心搭建設(shè)備。R-2000B變頻頂射裝置左側(cè)包含三個射頻輸入接口，但常規(guī)情況下，這些接口不同被同時占用，同一時間節(jié)點內(nèi)，可用于傳輸航天器執(zhí)行數(shù)據(jù)的接口數(shù)量只能為一個或兩個，數(shù)量定義方法參考FPGA架構(gòu)中的具體航天器執(zhí)行數(shù)據(jù)總量，數(shù)據(jù)總量超過9.0×1013T時，射頻輸入接口數(shù)量為“一”；數(shù)據(jù)總量小于或等于9.0×1013T時，射頻輸入接口數(shù)量為“二”。物理探針作為R-2000B變頻頂射裝置的前測結(jié)構(gòu)，可通過節(jié)點植入的方式，確定其它航天器FPGA架構(gòu)組織中的待傳輸數(shù)據(jù)總量。調(diào)節(jié)旋鈕位于R-2000B變頻頂射裝置的右下角，可按照航天器結(jié)構(gòu)的射頻連接需求，自發(fā)改變接入單元結(jié)構(gòu)中的阻值數(shù)量級結(jié)果。航天器FPGA射頻單元的表面結(jié)構(gòu)中還包含大量顯示屏裝置，可用于指示相關(guān)元件組織內(nèi)航天器執(zhí)行數(shù)據(jù)的具體數(shù)量結(jié)果。

1.5 雙閉環(huán)電路設(shè)計

航天器FPGA結(jié)構(gòu)的雙閉環(huán)電路由輸入端、輸出端兩個連接組織構(gòu)成(如圖3所示)，其中輸入端與射頻單元相連，可接收整個航天器設(shè)備中的所有傳輸電流，而經(jīng)過一系列的轉(zhuǎn)變與流通處理后，這些電流可借助輸出端進(jìn)入其它各級航天器硬件設(shè)備中。兩個航天器FPGA端口組織中間為應(yīng)用定值電阻和相關(guān)閉環(huán)設(shè)備，其中R代表主體閉環(huán)電阻、S代表分級閉環(huán)電阻，為促使“雙閉環(huán)”結(jié)構(gòu)趨于完整，這些電阻設(shè)備的數(shù)量始終保持為“2”的倍數(shù)。閉環(huán)觸發(fā)器負(fù)責(zé)整合與航天器設(shè)備相關(guān)的散點電量差，并將滿足連接要求的電流束傳輸至各級電阻結(jié)構(gòu)中[4]。閉環(huán)傳感器是整個雙閉環(huán)電路的核心連接設(shè)備，負(fù)責(zé)疏導(dǎo)輸入、輸出端的電壓差量，進(jìn)而使兩端組織的電流值始終保持一致。

圖3 航天器FPGA的雙閉環(huán)電路圖

2 航天器FPGA結(jié)構(gòu)的傳輸轉(zhuǎn)換

在航天器FPGA拓?fù)浣Y(jié)構(gòu)的支持下，按照總線通信串口連接、數(shù)據(jù)緩存隊列設(shè)計、總線狀態(tài)機(jī)控制的應(yīng)用流程，完成航天器執(zhí)行數(shù)據(jù)的傳輸轉(zhuǎn)換處理。

2.1 總線通信串口連接

總線通信串口連接是航天器FPGA設(shè)備必備的物理傳輸功能，可提高射頻單元的整體通信可靠性，進(jìn)而使雙閉環(huán)電路中的流通電子量達(dá)到預(yù)期最大值水平。航天器FPGA總線通信串口通過處理單元與配置單元轉(zhuǎn)換暫存于射頻單元中的傳輸電子量，并遵照壓縮原理，將其整合成具有高可靠性的通信傳輸載體量，再借助架構(gòu)體系中的物理數(shù)據(jù)庫，將這些載體量擴(kuò)展成比特雙絞信號，以供其它航天器設(shè)備結(jié)構(gòu)的調(diào)取與利用。常規(guī)情況下的總線通信串口連接標(biāo)準(zhǔn)滿足如下兩項原則：

1)航天器FPGA總線中的通信數(shù)據(jù)報文必須保持獨立的傳輸格式；

2)標(biāo)準(zhǔn)的串口報文格式與通信數(shù)據(jù)擴(kuò)展格式不得隨總線連接的改變而發(fā)生變化。

航天器FPGA總線通信數(shù)據(jù)報文的傳輸格式以CAN2.OA作為接入節(jié)點，在只發(fā)送一條執(zhí)行數(shù)據(jù)信息的情況下，通信串口中始終預(yù)留一定數(shù)量的連接相位，且要求所有傳輸?shù)暮教炱鲌?zhí)行數(shù)據(jù)均為顯性表現(xiàn)形式；而對于接收的執(zhí)行數(shù)據(jù)信息，航天器FPGA總線通信串口則允許隱性、顯性表現(xiàn)形式的數(shù)據(jù)類型交替出現(xiàn)。在發(fā)送執(zhí)行數(shù)據(jù)信息總量較大的情況下，航天器FPGA總線通信串口允許通過的字節(jié)則保持在512～1024 Mbit之間[5]。

圖4 總線通信串口連接原理

航天器FPGA設(shè)備標(biāo)準(zhǔn)幀仲裁區(qū)是總線通信串口的必要連接條件，由11位標(biāo)識符、18位標(biāo)識符兩種形式共同組成。其中，11位標(biāo)識符包含28、27、26、19、18五種ID分布狀態(tài)，可分級連接航天器FPGA設(shè)備的通信串口數(shù)據(jù)；18位標(biāo)識符包含17、11、10、01四種ID分布狀態(tài)，可轉(zhuǎn)承航天器FPGA設(shè)備總線中的串口連接信息。

2.2 數(shù)據(jù)緩存隊列設(shè)計

航天器FPGA數(shù)據(jù)緩存機(jī)構(gòu)是隊列結(jié)構(gòu)的唯一處理容器，可優(yōu)先處置由編寫計數(shù)器生成的航天器行駛數(shù)據(jù)，并按照隊列參量的編寫要求，將這些信息結(jié)構(gòu)體傳輸至數(shù)據(jù)計算器中。編寫計數(shù)器、數(shù)據(jù)計算器分置于航天器FPGA數(shù)據(jù)緩存機(jī)構(gòu)的輸入與輸出側(cè)，可在同一傳輸情況下，保持相互獨立的促導(dǎo)連接狀態(tài)[6]。為使數(shù)據(jù)緩存隊列結(jié)構(gòu)保持相對穩(wěn)定性，編寫計數(shù)器與數(shù)據(jù)計算器不可直接相連，以航天器FPGA數(shù)據(jù)信息邏輯作為過渡裝置，且該結(jié)構(gòu)兩端也分別對應(yīng)數(shù)據(jù)輸入與輸出端，一方面能夠加快航天器信息在FPGA結(jié)構(gòu)中的傳輸速率，另一方面也可緩解航天器FPGA結(jié)構(gòu)中的數(shù)據(jù)堆疊壓力。

圖5 航天器FPGA數(shù)據(jù)緩存隊列結(jié)構(gòu)

2.3 總線狀態(tài)機(jī)控制

總線與控制機(jī)是航天器FPGA設(shè)備中的兩個重要執(zhí)行節(jié)點，在數(shù)據(jù)緩存隊列的影響下，整個控制體系呈現(xiàn)圓形發(fā)散狀分布狀態(tài)，其中航天器FPGA總線作為圓心節(jié)點，航天器FPGA控制機(jī)分布在與總線保持等距狀態(tài)的圓形軌道上。航天器執(zhí)行數(shù)據(jù)信息進(jìn)入FPGA總線后，各級狀態(tài)機(jī)節(jié)點同時建立與圓心節(jié)點的物理連接，并通過數(shù)據(jù)傳輸?shù)姆绞?，控制?zhí)行信息參量在航天器FPGA設(shè)備中的連接響應(yīng)速率[7-8]。相鄰航天器狀態(tài)機(jī)節(jié)點間則存在明顯的數(shù)據(jù)傳導(dǎo)行為，且這種執(zhí)行指令總是與數(shù)據(jù)傳輸處理伴隨出現(xiàn)，但與之不同的是，數(shù)據(jù)傳導(dǎo)方式只能影響航天器FPGA設(shè)備中的信息處置速率。

圖6 航天器FPGA總線狀態(tài)機(jī)控制原理

3 三模冗余架構(gòu)的特性分析

按照FPGA結(jié)構(gòu)的傳輸轉(zhuǎn)換原理，調(diào)試復(fù)位芯片、整星組織等關(guān)鍵器件，實現(xiàn)三模冗余架構(gòu)的特性分析，完成新型航天器的FPGA設(shè)計。

3.1 關(guān)鍵器件的FPGA調(diào)試

關(guān)鍵器件的FPGA調(diào)試由DSP處理、SPI加載兩部分組成。其中，DSP組織可借助輸入信道，獲取各級航天器FPGA設(shè)備中的執(zhí)行數(shù)據(jù)，再根據(jù)總線及狀態(tài)機(jī)節(jié)點的現(xiàn)有接入狀態(tài)，判斷這些流通數(shù)據(jù)是否可滿足航天器結(jié)構(gòu)的執(zhí)行需求。在整個處理操作過程中，DSP組織相當(dāng)于關(guān)鍵航天器FPGA設(shè)備的測試結(jié)構(gòu)，向上可填補(bǔ)雙閉環(huán)電路在電子供應(yīng)方面的空缺，向下則聯(lián)合所有總線通信串口，緩解由標(biāo)識符過量供應(yīng)而造成的航天器結(jié)構(gòu)執(zhí)行可靠性下降的問題[9]。SPI加載則是對航天器關(guān)鍵FPGA器件的妥善安排，可按照三模冗余架構(gòu)驅(qū)散各級器件結(jié)構(gòu)趨近相對合理的連接位置，再通過確定配置單元、射頻單元間冗余節(jié)點數(shù)量級水平的方式，調(diào)節(jié)航天器結(jié)構(gòu)的具體執(zhí)行狀態(tài)，進(jìn)而使所有的FPGA器件均處于理想化應(yīng)用水平中。

3.2 復(fù)位航天芯片調(diào)試

復(fù)位航天芯片是最重要的FPGA設(shè)備元件，具有由低電平-高電平、由高電平-低電平兩種連接調(diào)試途徑。在低電平情況下，各級航天器FPGA設(shè)備所具有的數(shù)據(jù)傳輸水平相對較低，雙閉環(huán)電路只能維持最基本的電子供應(yīng)狀態(tài)，故射頻單元的總體執(zhí)行效率也只能維持低等水平；在高電平情況下，各級航天器FPGA設(shè)備所具有的數(shù)據(jù)傳輸水平相對較高，雙閉環(huán)電路也可長時間維持高等級的電子供應(yīng)狀態(tài)，故射頻單元的總體執(zhí)行效率也能夠維持高等水平[10]。在復(fù)位航天芯片的支持下，由低電平-高電平的調(diào)試處理驅(qū)散聚集在雙閉環(huán)電路中的電子參量，進(jìn)而改變低等級的數(shù)據(jù)傳輸水平，穩(wěn)定提升航天器射頻單元模塊的平均執(zhí)行效率；由高電平-低電平的調(diào)試處理分散過量密集于雙閉環(huán)電路中的電子參量，適當(dāng)降低高等級的數(shù)據(jù)傳輸水平，解決由航天器射頻單元模塊執(zhí)行效率過高而引起的三模冗余架構(gòu)形式動蕩的問題。

3.3 整星聯(lián)合調(diào)試

整星聯(lián)合調(diào)試是三模冗余架構(gòu)建立的末尾環(huán)節(jié)，可遵照航天器FPGA設(shè)備的應(yīng)用需求，布置處理單元、配置單元、射頻單元等執(zhí)行結(jié)構(gòu)在硬件組織中的排列位置，進(jìn)而形成星狀體結(jié)構(gòu)的設(shè)備組織集群。從三模冗余架構(gòu)執(zhí)行需求的角度來看，航天器FPGA整星聯(lián)合調(diào)試首先更改雙閉環(huán)電路的輸出狀態(tài)，在確保連續(xù)最大值輸出的情況下，驅(qū)動射頻單元的現(xiàn)有連接位置，使其處于處理單元與配置單元之間，再構(gòu)建滿足應(yīng)用需求的星狀組織，以確保航天器FPGA設(shè)備能夠適應(yīng)三模冗余架構(gòu)的調(diào)配處置需求。

4 可靠性檢驗

利用虛擬機(jī)設(shè)備模擬航天器FPGA設(shè)備在空間環(huán)境中的執(zhí)行狀態(tài)，將設(shè)備繞預(yù)留線路行駛一周的時間作為一個記錄點時長，分別記錄在多個記錄時長內(nèi)，各項參量指標(biāo)的變化情況(航天器FPGA設(shè)備的行駛行為只遵照三模冗余架構(gòu))。已知預(yù)留線路與航天器FPGA設(shè)備在空間環(huán)境中，執(zhí)行飛行指令時經(jīng)過的路線一致。

4.1 實驗檢驗環(huán)境

虛擬機(jī)安排的預(yù)留線路與航天器FPGA設(shè)備在空間環(huán)境中真實經(jīng)過的路線相同，在一個航行周內(nèi)(記錄點時長)，航天器FPGA設(shè)備需先后經(jīng)過太陽、地球、火星三大星球組織，且整個航行軌道與火星軌道和地球軌道均不重合，而是始終保持一定幅度的物理夾角，但一個完整的航行軌道并不屬于正圓形結(jié)構(gòu)，而是以地球初位為起點、火星末位為終點的橢圓形軌道結(jié)構(gòu)，如圖7所示。

圖7 航天器FPGA設(shè)備航行軌道

虛擬監(jiān)測主機(jī)可根據(jù)軟件中，航天器FPGA設(shè)備航行狀態(tài)的改變，記錄每個記錄點處MPPT指標(biāo)與SPPT指標(biāo)的變化情況，并根據(jù)指標(biāo)數(shù)值水平，分析基于三維冗余架構(gòu)航天器FPGA的應(yīng)用可靠性。

4.2 MPPT指標(biāo)

MPPT指標(biāo)與航天器FPGA設(shè)備的應(yīng)用可靠性保持正比影響關(guān)系，即隨著MPPT指標(biāo)水平的提升，航天器FPGA設(shè)備的應(yīng)用可靠性也隨之提升，反之則降低。在三模冗余架構(gòu)體系不發(fā)生改變的情況下，多次記錄虛擬監(jiān)測主機(jī)中航天器FPGA設(shè)備的運行變化情況，并針對MPPT指標(biāo)，繪制如圖8所示的曲線圖。

圖8 MPPT指標(biāo)變化影響

圖8中的柱形線條和階段性曲線分別代表兩次實際記錄結(jié)果，取兩次處理的極大值可知，隨著監(jiān)測時間的增加，MPPT指標(biāo)出現(xiàn)下降、上升交替存在的變化趨勢，整個過程中的最大值水平達(dá)到78.8%。故可認(rèn)為在上述情況下，基于三模冗余架構(gòu)的航天器FPGA設(shè)備具備較強(qiáng)應(yīng)用可靠性。

4.3 SPPT指標(biāo)

SPPT指標(biāo)與航天器FPGA設(shè)備的應(yīng)用可靠性保持正比影響關(guān)系，即隨著SPPT指標(biāo)水平的提升，航天器FPGA設(shè)備的應(yīng)用可靠性也隨之提升，反之則降低。在三模冗余架構(gòu)體系不發(fā)生改變的情況下，多次記錄虛擬監(jiān)測主機(jī)中航天器FPGA設(shè)備的運行變化情況，并針對SPPT指標(biāo)，繪制如圖9所示的曲線圖。

圖9 指標(biāo)變化影響

圖9中的兩條曲線分別代表兩次實際記錄結(jié)果，柱狀曲線則反應(yīng)SPPT指標(biāo)在對應(yīng)情況下的變化趨勢。分析圖9可知，隨監(jiān)測時間的增加，SPPT指標(biāo)的上升區(qū)間與下級區(qū)間呈交替出現(xiàn)狀，兩次記錄的最大值結(jié)果達(dá)到80%，對航天器FPGA設(shè)備的應(yīng)用可靠性起到極強(qiáng)促進(jìn)作用。

5 結(jié)束語

在三模冗余架構(gòu)的支持下，航天器FPGA設(shè)備聯(lián)合射頻單元、雙閉環(huán)電路等硬件組織結(jié)構(gòu)，為航行數(shù)據(jù)的傳輸與轉(zhuǎn)換提供穩(wěn)定的框架支持。隨著各項調(diào)試結(jié)果逐漸趨于應(yīng)用化，總線通信接口、數(shù)據(jù)緩存隊列也得到妥善的安排與處理。從實驗性角度來看，MPPT指標(biāo)、SPPT指標(biāo)最大值均出現(xiàn)明顯的提升狀態(tài)，航天器FPGA設(shè)備的高可靠應(yīng)用屬性得到滿足，不僅為航天事業(yè)的發(fā)展做出有力貢獻(xiàn)，也踏出了相關(guān)元件研究在航天領(lǐng)域的關(guān)鍵一步。