(空間物理重點試驗室,北京 100076)
飛行器測控系統(tǒng)是由外測、遙測、遙控、計算中心等分系統(tǒng)組成的復雜系統(tǒng),包括靶場測控系統(tǒng)和航區(qū)測控系統(tǒng)[1]。現(xiàn)代靶場測控系統(tǒng)的部署方案是將供配電計算機、電源、手動配電控制臺、諸元裝訂計算機、檢測站多種變頻設備等多個分立設備置于發(fā)射場坪附近的前端測試間,將測控計算機、數(shù)據(jù)處理機、存儲器測控設備、檢測站多種基帶設備等多個分立設備置于后端遠控測試間,前后端設備通過交換機和光纖實現(xiàn)局域網(wǎng)互連,后端存儲器測控設備與飛行器存儲器間通過電光轉(zhuǎn)換連接,測試人員均在后端操作。這種方案集成度不高,設備臃腫,操作人員多,且通用性不強。
隨著鋰離子電池在航天系統(tǒng)中的大量應用,電源已不再是靶場測試的必需設備;而隨著自動測試總線技術的不斷發(fā)展,利用PXI、PXI Express等總線及其內(nèi)嵌控制器,將各功能模塊集成為一體化設備,可代替?zhèn)鹘y(tǒng)的分立設備,由后端單個設備統(tǒng)一調(diào)控,減少設備,解放人力。
在設備集成化的前提下,通過可重構技術改變硬件邏輯結(jié)構,可在相同硬件上實現(xiàn)不同功能,進一步節(jié)約硬件資源。
可重構技術一般包括靜態(tài)可重構技術和動態(tài)可重構技術。靜態(tài)可重構是指在FPGA開始運行之前為其配置不同的數(shù)據(jù)文件,實現(xiàn)邏輯功能的改變。
動態(tài)可重構技術是在FPGA運行過程中,為其配置不同的數(shù)據(jù)文件,改變FPGA的邏輯功能。遠程動態(tài)重構是通過以太網(wǎng)對需要重構的FPGA系統(tǒng)進行局部邏輯功能的更新,是近年來由Xilinx公司提出的基于互聯(lián)網(wǎng)的可重構邏輯(IRL)系統(tǒng)升級方法[2]。圖1是一個典型的IRL系統(tǒng)。
圖1 典型的IRL升級系統(tǒng)組成
近年來,隨著FPGA可重構技術的發(fā)展,以FPGA為核心的可重構儀器大量涌現(xiàn),比如NI公司的FlexRIO、Teradyne公司的Ai-710等,但這些可重構儀器均不具備遠程動態(tài)重構功能,無法在某些特殊的場合實現(xiàn)儀器邏輯功能升級。
靶場某些環(huán)境下人力不易到達或存在危險,采用遠程動態(tài)重構技術可以方便地遠程快速改變設備的局部邏輯功能,既可迅速實現(xiàn)靶場不同飛行器的通用化測試,又可迅速實現(xiàn)同一飛行器不同功能的測試,方便設備的遠程升級維護,大大降低成本。
利用PXI總線將供配電計算機、諸元裝訂計算機、存儲器測控臺、手動配電控制臺、檢測站基帶設備和變頻設備等設備集于一體,組成一個測控組合,置于發(fā)射場坪附近的前端測試間,連接飛行器完成有線測試和無線遙測遙控測試。后端遠控測試間僅布置主控計算機和數(shù)據(jù)處理計算機,由主控計算機通過局域網(wǎng)實現(xiàn)對前端設備的控制和狀態(tài)檢測,由數(shù)據(jù)處理計算機完成遙測數(shù)據(jù)的處理和分析,前后端通過交換機組成局域網(wǎng)。靶場測控系統(tǒng)總體方案如圖2所示。
圖2 靶場測控系統(tǒng)總體方案
測控組合由RS422通訊模塊、1553B通訊模塊、LVDS通訊模塊、繼電器模塊、電源模塊、基帶處理模塊和上、下變頻模塊等構成,各模塊均為3U標準PXI板卡。RS422通訊模塊可實現(xiàn)供配電控制、諸元裝訂、狀態(tài)監(jiān)測和有線PCM接收;LVDS傳輸模塊可完成存儲器控制和存儲器數(shù)據(jù)的高速下載;1553B通訊模塊可實現(xiàn)對器上設備的控制和監(jiān)視;繼電器模塊直接受面板硬開關控制,在電源模塊的配合下提供帶電觸點,完成器上手動配電,基帶處理模塊和上、下變頻模塊實現(xiàn)無線遙測、遙控的一體化測試,嵌入式控制器實現(xiàn)各模塊的調(diào)控、數(shù)據(jù)存儲和處理。測控組合組成如圖3所示。
圖3 測控組合組成
結(jié)合實際情況,為實現(xiàn)不同的串口通訊形式和無線測控體制,RS422通訊模塊與基帶處理模塊的設計采用了遠程動態(tài)重構技術。其余模塊均易于實現(xiàn)通用性設計,在此不做贅述。
圖4與圖5分別給出了RS422通訊模塊和基帶處理模塊的硬件原理框圖。兩個模塊包含相同的FPGA、以太網(wǎng)接口電路、DDR2 SDRAM緩存電路、Flash存儲電路、電源轉(zhuǎn)換電路以及PXI接口電路。
選用Xilinx的Virtex-5 FXT系列FPGA XC5VFX30T作為控制器,它包含PowerPC440處理器,以及TEMAC(Tri-mode Ethernet Media Access Controller)、MPMC(Multi-Port Memory Controller)、EMC(External Memory Controller)以及ICAP(Internal Configuration Access Port)控制器等多種IP核,便于實現(xiàn)動態(tài)重構。
選用Marvell的PHY芯片88E1111,與TEMAC IP核相結(jié)合,實現(xiàn)以太網(wǎng)傳輸;選用Micron的512MB DDR2 SDRAM作為配置文件的緩存和軟件的運存;選用Micron的128Mbits NOR Flash JS28F128J3F75A存儲相關配置文件。
RS422通訊模塊利用FPGA控制4路RS422收發(fā),選用TI的DS26C31和DS26C32分別作為RS422串口收發(fā)器,串行數(shù)據(jù)的輸入輸出采用光耦隔離。
基帶處理模塊利用FPGA實現(xiàn)編碼調(diào)制與解調(diào)解碼等,利用A/D、D/A及其相關通道實現(xiàn)基帶信號的收發(fā),ADC選用ADI的AD9268,DAC選用TI的DAC5675;選用ADI的AD9516作為DCM(Digital Clock Manager),可通過內(nèi)部VCO產(chǎn)生高質(zhì)量、低抖動的時鐘信號,供DAC、ADC使用;ADC前端通道完成濾波和阻抗匹配,DAC后端通道實現(xiàn)信號放大和阻抗匹配。
圖4 RS422通訊模塊硬件原理框圖
圖5 基帶處理模塊硬件原理框圖
在FPGA上構建SOPC(System on a Programmable Chip),并將其劃分為靜態(tài)區(qū)和重構區(qū),在靜態(tài)區(qū)實現(xiàn)以太網(wǎng)傳輸、配置文件存儲、動態(tài)重構和PXI接口等通用功能,而僅在重構區(qū)內(nèi)進行部分邏輯重構,以減小重構單元數(shù)目,縮短重構時間。這里采用基于BPI Flash的配置模式實現(xiàn)SOPC的配置[3]。
遠程動態(tài)重構方案如圖6所示。在FPGA靜態(tài)區(qū)內(nèi),PowerPC440處理器通過PLB(Processor Local Bus)總線訪問各外設控制IP核,實現(xiàn)對各外設的控制。其中,TEMAC IP核完成以太網(wǎng)接口電路的控制,可獨立配置接收與發(fā)送FIFO,開啟接收與發(fā)送硬件校驗,這里通過GMII接口與PHY芯片連接;MPMC IP核完成DDR2 SDRAM的控制,這里為MPMC配置PPC440MC和NPI兩個端口,分別作為與PowerPC440和DDR2的接口,并將MPMC配置為FIXED仲裁模式以減少資源消耗。另外,ICAP IP核用于完成重構區(qū)域的配置,PCI IP核完成PCI接口DMA讀寫邏輯,EMC IP核用于控制NOR Flash。軟件程序運行于PowerPC440內(nèi),實現(xiàn)對各接口的調(diào)度控制。
圖6 遠程動態(tài)重構方案框圖
SOPC的配置流程如下。第一步,在Xilinx XPS中創(chuàng)建硬件工程,為PowerPC處理器添加外設IP核(包括自定義的黑盒)并劃定地址,添加外部端口約束,生成比特流文件system.bit和塊存儲器映射文件system.bmm。第二步,將硬件工程導入Xilinx SDK中,導入system.bit和system.bmm,同時將引導程序bootloader.elf設置為初始配置文件,完成配置并生成融合的比特流文件download.bit。第三步,在SDK中創(chuàng)建C工程,導入文件系統(tǒng)生成包BSP,定義庫文件,編寫驅(qū)動程序,生成鏈接腳本文件linker script,生成軟件可執(zhí)行文件appname.elf并轉(zhuǎn)化為SREC文件。第四步,利用Xilinx impact工具生成BPI Flash兼容的配置文件download.mcs,并燒寫入Flash的起始地址。第五步,將SREC文件燒寫入Flash的特定偏移地址中,此偏移地址與bootloader中的偏移地址保持一致[4]。
片上系統(tǒng)啟動的過程中,只能使用FPGA片內(nèi)RAM空間作為運行空間;但PowerPC440軟件程序移植了文件系統(tǒng),F(xiàn)PGA提供的RAM空間不夠其使用。而引導程序容量較小,上電后可加載到片內(nèi)RAM中直接運行。在引導程序中設定相對應的地址偏移量,這樣就可以根據(jù)設定的偏移量直接從Flash中的特定偏移地址中讀取軟件的配置文件,使軟件運行于片外Flash[5]。
遠程動態(tài)重構的工作流程如下:可重構模塊上電后SOPC從Flash中讀取配置文件,完成初始配置,并與遠程計算機完成網(wǎng)絡連接;收到來自遠程計算機的重構使能后,接收遠程動態(tài)配置文件和配置區(qū)域地址,經(jīng)DDR2 SDRAM緩存,寫入Flash相應地址;最后通過ICAP IP核完成重構區(qū)邏輯的動態(tài)重構。
控制流程在SOPC軟件中實現(xiàn),軟件移植Xilinx公司的XilFATFS文件系統(tǒng),它提供完整的源程序和良好的接口函數(shù)。采用Light Weight IP協(xié)議棧,并使用RAW模式的API接口函數(shù)完成TCP/IP協(xié)議。Xilinx SDK中包含了Light Weight IP的源碼與庫,可直接生成TEMAC IP核驅(qū)動。
串口通訊有異步和同步之分。異步串口通訊邏輯較簡單,此處不做贅述。標準同步串口通訊包括位同步、字符同步和幀同步,而在標準同步通訊的基礎上,又衍生出自同步、準同步等多種通訊形式。
圖7是包含CRC校驗的標準同步串行通訊的邏輯實現(xiàn)框圖。定時通訊觸發(fā)單元利用時鐘計數(shù)器產(chǎn)生周期性的觸發(fā)信號,送入發(fā)控單元。發(fā)控單元一方面產(chǎn)生波特率大小的時鐘供發(fā)送單元使用,另一方面根據(jù)設定的命令幀長度,在定時觸發(fā)單元觸發(fā)下,從發(fā)送FIFO中取出一幀命令幀數(shù)據(jù),由發(fā)送單元發(fā)送。發(fā)送單元完成并行向串行數(shù)據(jù)的轉(zhuǎn)化,并在串行數(shù)據(jù)輸出的過程中添加CRC校驗碼。收控單元根據(jù)發(fā)送單元給出的狀態(tài)指示信號判斷當前的通訊狀態(tài);如為發(fā)送狀態(tài),收控單元將發(fā)送數(shù)據(jù)和發(fā)送時鐘送入接收單元,實現(xiàn)對發(fā)送數(shù)據(jù)以及數(shù)據(jù)校驗結(jié)果的回收;如為空閑狀態(tài),收控單元將獲取外部接收數(shù)據(jù)和接收時鐘信號。接收單元完成CRC校驗以及串行向并行數(shù)據(jù)的轉(zhuǎn)化,并將處理的數(shù)據(jù)和校驗結(jié)果一并寫入接收FIFO中。
圖7 標準同步串行通訊邏輯圖
對于準同步串行通訊形式,只是在標準同步的基礎上,利用定時觸發(fā)單元產(chǎn)生副幀同步、字同步信號等,準同步時序如圖8所示。
圖8 準同步串口通訊時序圖
3.5.1 PCM-FM遙測體制實現(xiàn)
PCM-FM遙測體制可實現(xiàn)低仰角條件下的高碼率遙測,具有抗多徑、抗相位隨機閃爍等優(yōu)勢,應用多符號檢測技術(MSD)和Turbo乘積碼編譯碼技術(TPC),在誤碼率為1×10-7條件下,可獲得近8dB的信道增益[6]。
圖9 PCM-FM遙測體制邏輯框圖
PCM-FM遙測體制邏輯如圖9所示。在FPGA中產(chǎn)生兩路正交信號對A/D采樣信號進行數(shù)字正交下變頻,生成I、Q兩路信號并分別進行匹配濾波,以濾除噪聲和干擾;然后利用非相干基帶MSD算法完成鑒頻,得到PCM碼流;經(jīng)位同步、TPC譯碼、幀同步等過程完成信號的檢測,獲得遙測數(shù)據(jù)[7]。另外,利用TPC編碼和數(shù)字正交調(diào)制提供遙測模擬源,以實現(xiàn)系統(tǒng)自檢。
可利用上位機通過PXI總線設置碼率、編碼類型、幀格式、載波頻率、載波環(huán)帶寬、調(diào)制度等。
3.5.2 擴頻測控體制實現(xiàn)
擴頻測控體制可實現(xiàn)點頻統(tǒng)一和信道統(tǒng)一,具有抗干擾、保密性強等優(yōu)勢,且通過不同的擴頻碼可實現(xiàn)多目標測控。這里采用PCM-DSSS-QPSK調(diào)制方式,采用非相干擴頻模式(TT&C模式二)實現(xiàn)遙測、遙控和外測一體化測控。
擴頻測控體制邏輯如圖10所示。A/D采樣信號同時送入載波與偽碼捕獲單元和載波與偽碼跟蹤單元,采用匹配濾波與FFT頻率估計的方法進行信號的快速捕獲,捕獲的載波和偽碼送入跟蹤單元;利用Costas環(huán)實現(xiàn)載波的跟蹤、解調(diào)和解擴,在FLL跟蹤環(huán)中,采用歸一化的叉積鑒頻器,在PLL跟蹤環(huán)中,采用Costas環(huán)反正切鑒相器[8];利用偽碼跟蹤環(huán)實現(xiàn)偽碼的跟蹤,當載波沒有鎖定時,采用非相干功率鑒相算法,當載波鎖定時,采用相干點積鑒相算法;跟蹤單元輸出的信號經(jīng)位同步信號的積分判決,并進行Viterbi譯碼和幀同步處理,完成遙測數(shù)據(jù)的接收。遙控指令經(jīng)卷積編碼、交織、串并轉(zhuǎn)換、偽碼擴頻、載波調(diào)制后,經(jīng)D/A電路發(fā)送。
圖10 擴頻測控體制邏輯框圖
可利用上位機通過PXI總線設置碼率、偽碼類型、偽碼速率、編碼類型、幀格式、載波頻率、載波環(huán)帶寬、調(diào)制度等。
利用MOXA串口卡對RS422通訊模塊進行收發(fā)測試,并用示波器監(jiān)測線路上的收發(fā)信號。經(jīng)測試,各種不同的串行通訊誤碼率低于1×10-7,波特率調(diào)整、定時收發(fā)、CRC校驗等功能均正常。圖11和圖12所示分別為標準同步通訊和準同步通訊的波形。
圖11 標準同步通訊波形
圖12 準同步通訊波形
將基帶處理模塊的DAC發(fā)送通道和ADC接收通道連接,可實現(xiàn)基帶的小環(huán)比對。經(jīng)測試,在不同的體制下,基帶接收誤碼率均低于1×10-7,利用上位機調(diào)整相關參數(shù),基帶處理模塊均作出正確響應。
圖13和圖14所示分別為PCM-FM遙測體制下調(diào)制度為0.7時的調(diào)制信號頻譜,以及擴頻測控體制下調(diào)制信號的頻譜。
圖13 PCM-FM調(diào)制信號頻譜(SPAN=30 MHz)
圖14 擴頻調(diào)制信號的頻譜(SPAN=150 MHz)
遠程重構的總時間t是從遠程計算機發(fā)送配置文件到可重構模塊完成重構這一段時間,由配置文件通過以太網(wǎng)上傳至可重構模塊端口的時間t0、配置文件寫入Flash的時間t1以及配置文件從Flash載入FPGA的時間t2組成,t=t0+t1+t2。利用Wireshark軟件測量出網(wǎng)絡傳輸速率,結(jié)合網(wǎng)絡傳輸速率和配置文件的容量得出t0。在軟件代碼中設定時間戳函數(shù),利用返回值差值計算得到t1和t2。
測試中對各可重構模塊的多個重構狀態(tài)進行重構時間測試,其測試結(jié)果如表1所示。
表1 重構時間測試結(jié)果
根據(jù)試驗結(jié)果,t0由網(wǎng)絡傳輸?shù)乃俣葲Q定,t1和t2分別由Flash的擦寫速度與讀取速度決定。用配置文件大小除以t0的平均值,得到傳輸速率的平均值為32.937 Mbps;擦寫速率由配置文件大小除以t1的平均值得到,平均擦寫速率為1.023 MB/s;讀取速率則由配置文件大小除以t2得到,平均存儲速率為10.293 MB/s。
利用兩個不同的等效器模擬不同的飛行器,按圖15連接同一地面系統(tǒng),通過遠程動態(tài)重構方式完成地面系統(tǒng)的功能重構,遠程重構時間小于20 s,性能優(yōu)異。測控組合通過脫插與等效器連接,完成存儲器數(shù)據(jù)下載、供配電控制、有線PCM接收等功能的驗證。經(jīng)聯(lián)調(diào),存儲器下載速率達180 Mb/s(傳輸距離為50 m),有線PCM傳輸速率達10 Mb/s(傳輸距離為50 m)。將測控組合的S波段上、下變頻模塊分別連接發(fā)射天線和接收天線,實現(xiàn)無線遙測、外測、遙控等功能的自檢驗證。輸入功率為-110~0 dBm,輸入頻率為RF(2 200~2 400 MHz,帶寬70 MHz),擴頻體制下偽碼速率為10~12 Mchip/s可調(diào),遙控碼速率為1~10 Kbps可調(diào)。PCM-FM遙測體制下遙測數(shù)據(jù)率達5 Mb/s。滿足現(xiàn)階段靶場測控系統(tǒng)的基本使用需求。
圖15 系統(tǒng)測試示意圖
本文介紹的基于遠程動態(tài)重構的通用靶場測控系統(tǒng)設計,通過PXI總線將試驗所需的各模塊集成于前端測控組合,由后端主控計算機完成對前端設備的綜合調(diào)度,由數(shù)據(jù)處理計算機完成遙測數(shù)據(jù)的實時處理,利用SOPC遠程動態(tài)重構實現(xiàn)了測控組合中RS422通訊功能和基帶處理功能的重配置。經(jīng)測試,測控組合具有較高的可靠性,重構時間短。本方法能夠有效降低研發(fā)和試驗成本,方便設備的遠程升級維護,提高測試效率,具有廣闊的應用前景。