基于FPGA的地震波六分量同步采集系統(tǒng)

付桂林，庹先國,2,，陸 景,2，劉 勇，沈 統(tǒng)，邢啟陽

(1.核廢物與環(huán)境安全國防重點(diǎn)學(xué)科實(shí)驗(yàn)室，西南科技大學(xué)，四川綿陽 621010；2.四川理工學(xué)院，四川自貢 643002；3.地質(zhì)災(zāi)害防治與地質(zhì)環(huán)境保護(hù)國家重點(diǎn)實(shí)驗(yàn)室，成都理工大學(xué)，四川成都 610059)

0 引言

目前三分量地震勘探已進(jìn)入工業(yè)化應(yīng)用階段，在油氣藏開發(fā)、地質(zhì)勘探領(lǐng)域做出了突出貢獻(xiàn)[1]，而三分量地震勘探，只采集地震波的位移矢量信息，而旋轉(zhuǎn)矢量信息缺失。

當(dāng)?shù)卣鸩ㄍㄟ^介質(zhì)傳播時(shí)，介質(zhì)顆粒產(chǎn)生平移運(yùn)動的同時(shí)，也由不對稱應(yīng)力和應(yīng)變造成介質(zhì)顆粒角度位移的旋轉(zhuǎn)運(yùn)動產(chǎn)生旋轉(zhuǎn)地震波[2]。在旋轉(zhuǎn)地震波領(lǐng)域，國外學(xué)者已就取得一定成果。Droste和Teisseyre在1976年采用不同方位角排列的觀測方法獲得了礦山巖爆產(chǎn)生的地震旋轉(zhuǎn)運(yùn)動圖[3]。2012年Muyzert團(tuán)隊(duì)利用旋轉(zhuǎn)傳感器進(jìn)行地震數(shù)據(jù)采集[4]，同年捷克的Broke?ová博士公布了其研制的具有旋轉(zhuǎn)矢量檢波功能的地震檢波器系統(tǒng)，利用該系統(tǒng)只需要同一個(gè)檢波點(diǎn)的六分量測量數(shù)據(jù)便可以計(jì)算出所求波速[5]，2014年斯坦福Barak利用六分量數(shù)據(jù)進(jìn)行極化分析，成功分離出高、低速的地滾波[6]。

為獲取完整地震波場矢量信息，本文設(shè)計(jì)了一種基于FPGA的地震波六分量同步采集系統(tǒng)，實(shí)現(xiàn)三通道位移矢量和三通道旋轉(zhuǎn)矢量的并行采集。其數(shù)據(jù)緩存利用乒乓操作的思想，將2片異步FIFO和1塊SDRAM相結(jié)合，解決了模塊間數(shù)據(jù)流位寬不一致以及模塊跨時(shí)鐘域的數(shù)據(jù)傳輸問題。

1 旋轉(zhuǎn)矢量的理論基礎(chǔ)

當(dāng)?shù)卣鸩ㄔ诮橘|(zhì)中傳播時(shí)，旋轉(zhuǎn)地震波由不對稱應(yīng)力和應(yīng)變引起介質(zhì)顆粒的角度位移的旋轉(zhuǎn)運(yùn)動產(chǎn)生。相對于平移運(yùn)動，旋轉(zhuǎn)運(yùn)動同樣存在3個(gè)分量[7]，根據(jù)彈性波理論可知，旋轉(zhuǎn)矢量Ω為

(1)

通過矢量分析

(2)

平面簡諧波的位移矢量μ的表達(dá)式為

μ=Anexp[i(wt-k·x)]

(3)

將式(3)代入式(2)中可得

(4)

(5)

2 采集系統(tǒng)設(shè)計(jì)

該采集系統(tǒng)的整體設(shè)計(jì)方案如圖1所示。系統(tǒng)使用ADS1256模數(shù)轉(zhuǎn)換芯片，該芯片采樣精度可達(dá)24 bit，采樣率最高可達(dá)30 ksps。選用cyclone系列的FPGA主控板，系統(tǒng)功能模塊主要有：信號調(diào)理電路、ADC采集電路、FPGA主控電路以及相關(guān)輔助電路。

圖1 系統(tǒng)總體設(shè)計(jì)

傳感器將質(zhì)點(diǎn)運(yùn)動信息以電信號輸出，前端信號調(diào)理電路主要是完成對微弱地震信號進(jìn)行放大、濾波等功能。DC在采樣時(shí)鐘SCLK的控制下完成模數(shù)轉(zhuǎn)換，F(xiàn)PGA將數(shù)字化的多路ADC信號經(jīng)過并串模塊轉(zhuǎn)換成一路高速信號寄存于數(shù)據(jù)暫存模塊，通過2個(gè)異步FIFO和SDRAM完成數(shù)據(jù)的寫入和讀出，最后通信站通過接口電路將數(shù)據(jù)上傳。在整個(gè)系統(tǒng)中FPGA起主控作用，F(xiàn)PGA控制著整個(gè)系統(tǒng)的時(shí)鐘以及各個(gè)模塊的正常工作。

該系統(tǒng)設(shè)計(jì)的關(guān)鍵主要包括兩部分：一是前端信號調(diào)理電路設(shè)計(jì)，其設(shè)計(jì)重點(diǎn)和難點(diǎn)在于動態(tài)增益配置、時(shí)延調(diào)節(jié)和抗干擾能力；二是FPGA主控電路的Verilog設(shè)計(jì)與實(shí)現(xiàn)，其設(shè)計(jì)重點(diǎn)和難點(diǎn)在于FPGA的功能模塊化設(shè)計(jì)的精簡、狀態(tài)邏輯的精準(zhǔn)和時(shí)鐘的控制等。

2.1 信號調(diào)理電路設(shè)計(jì)

由于地震波信號經(jīng)過地層中多次反射、折射到達(dá)地震檢波器，信號強(qiáng)度十分微弱，為實(shí)現(xiàn)系統(tǒng)更好的采集效果，提高ADC的動態(tài)范圍，利用兩級PGA205(可編程增益放大器)芯片級聯(lián)對傳感器輸出的信號進(jìn)行1～64倍放大，通過配置2塊PGA的A1、A0引腳來進(jìn)行增益調(diào)節(jié)[8]。在電源輸入端并聯(lián)同規(guī)格的1 μF和47 μF的電容，濾除電源帶來的高頻雜波與開關(guān)雜波。電路如圖2所示。

圖2 PGA205放大器電路圖

有用地震信號為低頻信號，且頻帶在幾百Hz之間，為濾除假頻干擾，選用巴特沃斯濾波器電路對其進(jìn)行濾波處理[9]。如圖3所示，選用LM4562搭建4階巴特沃斯低通濾波器實(shí)現(xiàn)濾波電路設(shè)計(jì)。同時(shí)，根據(jù)地震數(shù)據(jù)的特點(diǎn)，設(shè)置上限截止頻率為500 Hz，增益為0 dB。通過濾波器設(shè)計(jì)軟件Filterpro計(jì)算出相應(yīng)的電容電阻值。

圖3 低通濾波電路圖

該系統(tǒng)中采用24位高精度ADC轉(zhuǎn)換器ADS1256，為進(jìn)一步增強(qiáng)信號的抗干擾能力,提高共模抑制比，采用ADA4940將濾波后的的單端地震信號轉(zhuǎn)換為差分信號送入ADC芯片。

2.2 ADC采樣控制模塊

整個(gè)前端采集的核心部分是ADC采樣控制模塊，其操作流程如下：

(1)在AD_set狀態(tài)配置ADC芯片采樣率、放大倍數(shù)等參數(shù)，控制SPI總線寫入狀態(tài)配置寄存器和采樣數(shù)據(jù)，將采樣率設(shè)置為4 000、放大倍數(shù)設(shè)置為8倍；

(2)AD_start狀態(tài)啟動數(shù)據(jù)轉(zhuǎn)換，查詢DRDY信號的高低，判斷是否完成數(shù)據(jù)轉(zhuǎn)換；

(3)轉(zhuǎn)換完成后，由AD_wait狀態(tài)依次進(jìn)入AD_read、Read_next狀態(tài)，順序讀出數(shù)據(jù)，完成一次ADC轉(zhuǎn)換操作；

(4)在AD_next狀態(tài)中判斷是否繼續(xù)進(jìn)行數(shù)據(jù)轉(zhuǎn)換。若繼續(xù)，則進(jìn)入AD_wait狀態(tài)，等待數(shù)據(jù)轉(zhuǎn)換脈沖信號觸發(fā)；否則，進(jìn)入AD_end狀態(tài)，表示采樣完成并保持當(dāng)前狀態(tài)，等待下一次AD_start任務(wù)啟動。

ADC狀態(tài)轉(zhuǎn)換圖如圖4所示。當(dāng)START為高電平時(shí)，狀態(tài)機(jī)啟動。

圖4 ADC狀態(tài)機(jī)轉(zhuǎn)移圖

2.3 并串轉(zhuǎn)換模塊

ADC采樣后將6通道數(shù)據(jù)同步寫入寫FIFO，故需要該模塊將ADC采樣完成后的24 bit數(shù)據(jù)擴(kuò)充為32 bit，其中高8位中設(shè)置采樣通道號，然后按照采樣通道順序排列打包成192 bit數(shù)據(jù)串行寫入FIFO中，控制信號由ADC模塊提供。

2.4 數(shù)據(jù)暫存控制模塊

在地震數(shù)據(jù)采集中，由于采集的數(shù)據(jù)量較大，該系統(tǒng)采用了2個(gè)異步FIFO和1塊SDRAM相結(jié)合的暫存方案[9]。如圖5所示為數(shù)據(jù)暫存方案的設(shè)計(jì)。

圖5 數(shù)據(jù)暫存方案設(shè)計(jì)圖

SDRAM的數(shù)據(jù)位寬16 bit與ADC的數(shù)據(jù)位寬24 bit不同，同時(shí)SDRAM的數(shù)據(jù)寫速率也與ADC采集模塊數(shù)據(jù)的讀速率不同。因此設(shè)計(jì)寫SDRAM異步FIFO，在寫數(shù)據(jù)選通期間，將ADC采樣的24 bit數(shù)據(jù)轉(zhuǎn)換成16 bit輸入寫SDRAM異步FIFO中，當(dāng)寫SDRAM異步FIFO中的數(shù)據(jù)能夠?qū)憹MSDRAM的一頁后向SDRAM發(fā)送寫請求信號，待SDRAM狀態(tài)機(jī)響應(yīng)該請求信號后，將寫SDRAM異步FIFO中的數(shù)據(jù)寫入SDRAM。同理，由于SDRAM數(shù)據(jù)位寬與RS485數(shù)據(jù)位寬以及讀寫速率不一致，所以在SRDAM與RS485通信模塊之間插入讀SDRAM異步FIFO用于數(shù)據(jù)位寬轉(zhuǎn)換及緩存。

3 系統(tǒng)應(yīng)用測試與分析

噪聲測試作為采集系統(tǒng)的重要評價(jià)指標(biāo)。主要測試方法是將測試儀器輸入端短接，進(jìn)行噪聲采集，得到采集噪聲波形如圖6所示，其中，縱軸顯示波形的幅值范圍為-5×10-5～+5×10-5V，儀器噪聲水平為μV級。

(a)位移矢量噪聲

(b)旋轉(zhuǎn)矢量噪聲圖6 噪聲波形圖

采用人工震源激發(fā)的方式測試系統(tǒng)實(shí)際工作狀態(tài)，圖7為敲擊后獲取的位移矢量與旋轉(zhuǎn)矢量的數(shù)據(jù)波形圖。由于激發(fā)震源點(diǎn)位于儀器的Y軸方位上，導(dǎo)致Y軸信號能量大于其他軸信號。

4 結(jié)論

針對地震波旋轉(zhuǎn)矢量信息在傳統(tǒng)多波三分量地震勘探儀器中缺失的問題，為實(shí)現(xiàn)三分量的位移矢量與旋轉(zhuǎn)矢量的同步采集，設(shè)計(jì)了一種基于FPGA的地震波六分量同步采集系統(tǒng)。采用人工震源激發(fā)的方式完成該系統(tǒng)應(yīng)用測試，測試結(jié)果表明：該系統(tǒng)可根據(jù)地震波信號能量的強(qiáng)弱進(jìn)行增益調(diào)節(jié)；儀器的噪聲水平為μV級，實(shí)現(xiàn)了高精度、高分辨率采樣；能夠同步采集到位移矢量和旋轉(zhuǎn)矢量信息。

(a)位移矢量波形圖

(b)旋轉(zhuǎn)矢量波形圖圖7 人工震源激發(fā)方式的系統(tǒng)測試結(jié)果圖