基于FPGA的復(fù)雜脈沖調(diào)制序列測量技術(shù)

李強(qiáng)　李金山

【摘 要】本文介紹了復(fù)雜脈沖調(diào)制序列測量的原理及設(shè)計(jì)思想，分析了觸發(fā)屏蔽系統(tǒng)的實(shí)現(xiàn)方法，并成功應(yīng)用于某型號峰值功率分析儀中。結(jié)果表明，觸發(fā)屏蔽系統(tǒng)可以實(shí)現(xiàn)復(fù)雜脈沖調(diào)制序列的穩(wěn)定測量。

【關(guān)鍵詞】脈沖調(diào)制序列;觸發(fā)屏蔽;觸發(fā)信號

中圖分類號： TN24;TN791文獻(xiàn)標(biāo)識碼： A 文章編號： 2095-2457（2019）22-0054-002

DOI：10.19694/j.cnki.issn2095-2457.2019.22.023

0 引言

目前，峰值功率分析儀可以對周期性脈沖調(diào)制信號進(jìn)行二極管檢波得到脈沖包絡(luò)，通過隨機(jī)取樣實(shí)現(xiàn)信號波形的穩(wěn)定顯示[1]。而雷達(dá)、遙感追蹤、核磁共振成像和無線通信應(yīng)用如TDMA、GSM等復(fù)雜調(diào)制信號如圖1所示，脈沖序列在時(shí)域上是不規(guī)則分布的。由于脈沖序列的非周期性，峰值功率分析儀無法穩(wěn)定觸發(fā)這種類型的脈沖信號。

1 觸發(fā)屏蔽系統(tǒng)

1.1 觸發(fā)屏蔽系統(tǒng)原理

對于圖1所示復(fù)雜脈沖調(diào)制序列，在較長時(shí)間內(nèi)是重復(fù)的周期信號，但在短時(shí)間內(nèi)則不是。峰值功率分析儀可以在脈沖上升沿觸發(fā)，但脈沖序列在一個(gè)周期內(nèi)有3個(gè)觸發(fā)點(diǎn)，觸發(fā)脈沖是隨機(jī)的，因此實(shí)際測量中會出現(xiàn)測量波形混疊現(xiàn)象[2]。為解決這個(gè)問題，本文采用了觸發(fā)屏蔽系統(tǒng)，即在每次觸發(fā)之后加入一定時(shí)間間隔，在這段時(shí)間內(nèi)禁止觸發(fā)，使得每次觸發(fā)總是從相同脈沖邊沿開始，從而得到穩(wěn)定的波形顯示。同時(shí)完成時(shí)間延遲觸發(fā)和事件延遲觸發(fā)功能，實(shí)現(xiàn)脈沖序列中任意脈沖邊沿作為觸發(fā)沿，完成快時(shí)基下任意脈沖邊沿的細(xì)節(jié)測量。

圖2是具有觸發(fā)屏蔽功能的峰值功率分析儀原理框圖，觸發(fā)屏蔽功能在FPGA內(nèi)部實(shí)現(xiàn)。微波毫米波脈沖調(diào)制信號經(jīng)峰值探頭檢波和對數(shù)放大后進(jìn)入峰值功率分析儀主機(jī)的前置放大器，信號經(jīng)前置放大后，進(jìn)入后置放大器。探頭輸入信號經(jīng)前置放大器和后置放大器調(diào)整為合適電平，進(jìn)入ADC，在時(shí)基控制單元采樣時(shí)鐘下將信號轉(zhuǎn)換為n位并行數(shù)字信號。

經(jīng)前置放大器的信號同樣輸入到觸發(fā)單元，與觸發(fā)電平比較產(chǎn)生觸發(fā)信號（TRIG），觸發(fā)信號輸入到時(shí)基控制單元，此時(shí)CPU產(chǎn)生采樣開始信號使能時(shí)基控制單元。時(shí)基控制單元接收使能信號后，發(fā)送采樣時(shí)鐘信號到ADC響應(yīng)觸發(fā)信號。同時(shí)，采樣時(shí)鐘使用時(shí)基控制單元的地址計(jì)數(shù)器來計(jì)數(shù)，n位并行數(shù)字信號在采樣時(shí)鐘下存入存儲器，存儲地址由地址計(jì)數(shù)器產(chǎn)生。當(dāng)?shù)刂酚?jì)數(shù)器計(jì)數(shù)到預(yù)置值時(shí)，時(shí)基控制單元產(chǎn)生采集完成信號到CPU，CPU將需要的波形數(shù)據(jù)從存儲器讀出并處理后到顯示。然后CPU再次發(fā)送采樣開始信號給時(shí)基控制單元開始新一輪的數(shù)據(jù)采集過程。

觸發(fā)信號（TRIG）同時(shí)輸入到觸發(fā)屏蔽單元，觸發(fā)屏蔽電路產(chǎn)生觸發(fā)屏蔽信號，響應(yīng)觸發(fā)信號上升沿。觸發(fā)屏蔽信號期間禁止其他觸發(fā)，這段時(shí)間內(nèi)觸發(fā)屏蔽信號一直為高。為高的時(shí)間間隔是由CPU控制實(shí)現(xiàn)，觸發(fā)屏蔽單元可以通過調(diào)整觸發(fā)屏蔽信號的時(shí)間間隔提供同一觸發(fā)脈沖沿到時(shí)基控制單元。存儲器在每一個(gè)采集周期的同一個(gè)點(diǎn)開始數(shù)據(jù)采集，因此，重復(fù)波形可在顯示屏幕上穩(wěn)定顯示。

1.2 觸發(fā)屏蔽功能的實(shí)現(xiàn)

圖3是圖2中的觸發(fā)屏蔽單元，在FPGA內(nèi)部實(shí)現(xiàn)。觸發(fā)屏蔽計(jì)數(shù)模塊輸入端包括門信號GATE和觸發(fā)屏蔽計(jì)數(shù)器HOLDOFF_CNT，由CPU提供，時(shí)鐘信號CLOCK由外部晶振輸入至FPGA倍頻產(chǎn)生，觸發(fā)屏蔽信號HOLDOFF_TRIG為D觸發(fā)器輸出。觸發(fā)屏蔽計(jì)數(shù)模塊輸出TRIG_CLR輸入到D觸發(fā)器的D端，同時(shí)連接至非門輸入端。D觸發(fā)器時(shí)鐘輸入端連接時(shí)鐘信號CLOCK，輸出Q端和非門輸出端均連接與門輸入端相與，與門輸出端連接非門輸入端，與門輸出端連接到D觸發(fā)器的CLRN輸入端，D觸發(fā)器的D輸入端和PRN輸入端接高，時(shí)鐘輸入端連接TRIG，輸出端為觸發(fā)屏蔽信號HOLDOFF_TRIG，并連接到觸發(fā)屏蔽計(jì)數(shù)模塊輸入端。

觸發(fā)屏蔽信號HOLDOFF_TRIG進(jìn)入時(shí)間延遲觸發(fā)模塊和事件延遲觸發(fā)模塊的輸入端，時(shí)間延遲觸發(fā)模塊的輸入端還包括時(shí)間延遲門信號TIME_GATE和時(shí)間延遲計(jì)數(shù)器TIME_CNT，由CPU提供，時(shí)間延遲觸發(fā)模塊輸出時(shí)間延遲觸發(fā)信號TIME_TRIG。事件延遲觸發(fā)模塊的輸入端還包括事件延遲門信號EVENT_GATE和事件延遲計(jì)數(shù)器EVENT_CNT，由CPU提供，事件延遲觸發(fā)模塊輸出事件延遲觸發(fā)信號EVENT_TRIG。時(shí)間延遲觸發(fā)信號TIME_TRIG、事件延遲觸發(fā)信號EVENT_TRIG和觸發(fā)屏蔽信號HOLDOFF_TRIG輸入到選通開關(guān)，輸出系統(tǒng)觸發(fā)信號SYS_TRIG。

圖4是圖3中主要信號時(shí)序關(guān)系圖。輸入到觸發(fā)屏蔽計(jì)數(shù)模塊的門信號GATE拉低時(shí)，在觸發(fā)屏蔽信號HOLDOFF_TRIG的上升沿開始計(jì)數(shù)，觸發(fā)屏蔽計(jì)數(shù)器的輸出TRIG_CLR拉高，當(dāng)計(jì)數(shù)到預(yù)置值時(shí)，TRIG_CLR拉低。D觸發(fā)器的輸出與TRIG_CLR經(jīng)過非門和與門的組合后產(chǎn)生HOLDOFF_CLR信號，該信號在TRIG_CLR信號拉低時(shí)變?yōu)榈碗娖讲⒕S持一個(gè)時(shí)鐘周期后變高，然后輸入到D觸發(fā)器的CLRN輸入端。當(dāng)TRIG_CLR為低電平時(shí)，D觸發(fā)器的輸出端HOLDOFF_TRIG為低電平，當(dāng)TRIG_CLR為高時(shí)，使能D觸發(fā)器，在此期間檢測TRIG上升沿后HOLDOFF_TRIG拉高，當(dāng)TRIG_CLR再次拉低時(shí)，HOLDOFF_TRIG變低。因此觸發(fā)信號TRIG為虛線的脈沖被屏蔽，HOLDOFF_TRIG僅捕獲觸發(fā)信號TRIG的第一個(gè)脈沖上升沿。

當(dāng)輸入到時(shí)間延遲觸發(fā)模塊的門信號TIME_GATE拉低時(shí)，在觸發(fā)屏蔽信號HOLDOFF_TRIG的上升沿開始對延遲時(shí)間計(jì)數(shù)，計(jì)數(shù)完成后時(shí)間延遲觸發(fā)信號TIME_TRIG拉低，并在之后觸發(fā)信號TRIG的第一個(gè)上升沿，將時(shí)間延遲觸發(fā)信號TIME_TRIG拉高，然后繼續(xù)檢測觸發(fā)屏蔽信號HOLDOFF_TRIG的上升沿，這樣可以得到任意延遲時(shí)間后的脈沖信號。

當(dāng)輸入到事件延遲觸發(fā)模塊的門信號EVENT_GATE拉低時(shí)，在觸發(fā)屏蔽信號HOLDOFF_TRIG的上升沿開始對延遲事件個(gè)數(shù)（觸發(fā)信號TRIG上升沿）計(jì)數(shù)，計(jì)數(shù)完成后事件延遲觸發(fā)信號EVENT_TRIG拉低，并在之后觸發(fā)信號TRIG的第一個(gè)上升沿，將事件延遲觸發(fā)信號EVENT_TRIG拉高，然后繼續(xù)檢測觸發(fā)屏蔽信號HOLDOFF_TRIG的上升沿，這樣可以得到任意延遲事件后的脈沖信號。

2 結(jié)束語

通過設(shè)置合適的觸發(fā)屏蔽時(shí)間，可以實(shí)現(xiàn)復(fù)雜脈沖調(diào)制序列的穩(wěn)定測量，另外，通過事件延遲和時(shí)間延遲的設(shè)置，可以選擇脈沖序列中的特定信號進(jìn)行觸發(fā)，并通過時(shí)基的設(shè)置，觀測當(dāng)前波形的上升時(shí)間等細(xì)節(jié)信息。

【參考文獻(xiàn)】

[1]李金山，呂大偉.隨機(jī)取樣在峰值功率分析儀中的應(yīng)用[J].國外電子測量技術(shù)，2008，27（3）：62-64.

[2]孫萬榮.數(shù)據(jù)采集系統(tǒng)中觸發(fā)采集控制電路的設(shè)計(jì)[J]. 電子技術(shù)應(yīng)用，1997，7（4）：31-35.