一種小型化設(shè)備方案的設(shè)計(jì)與實(shí)現(xiàn)

王磊

摘 要：為解決現(xiàn)有通信設(shè)備體積、功耗大的問題，文中提出一種小型化設(shè)備的設(shè)計(jì)及實(shí)現(xiàn)方案。方案主要由數(shù)字信號信息處理和收發(fā)信道兩部分組成，使用高性能SoC處理器代替現(xiàn)有設(shè)備中的DSP及FPGA等處理器，使用基于捷變頻器件AD9164設(shè)計(jì)的數(shù)字跳頻本振源代替模擬跳頻本振源，使用射頻直接發(fā)射技術(shù)代替模擬上變頻混頻技術(shù)，簡化了設(shè)備數(shù)字電路及模擬電路的設(shè)計(jì)難度，有效降低了設(shè)備的功耗、減輕了設(shè)備重量、縮小了設(shè)備體積。對方案設(shè)計(jì)中的系統(tǒng)啟動(dòng)加載流程及通信能力進(jìn)行測試驗(yàn)證，測試結(jié)果表明，方案可滿足現(xiàn)有通信設(shè)備的需求，對后續(xù)設(shè)備的小型化、輕量化設(shè)計(jì)具有指導(dǎo)意義。

關(guān)鍵詞：AD9164;小型化;射頻直接發(fā)射;SoC處理器;通信;輕量化

中圖分類號：TP39文獻(xiàn)標(biāo)識碼：A文章編號：2095-1302（2019）07-00-02

0 引 言

現(xiàn)有通信設(shè)備由中頻信號處理、數(shù)據(jù)處理、接收信道、發(fā)射信道及射頻前端組成，中頻信號處理及數(shù)據(jù)處理組合使用多種處理器實(shí)現(xiàn)數(shù)字信號處理及數(shù)據(jù)解析等功能，接收信道使用二次混頻電路實(shí)現(xiàn)下變頻功能，發(fā)射信道使用復(fù)雜的模擬電路實(shí)現(xiàn)上變頻功能，多種專用處理器及模擬混頻電路的使用使得現(xiàn)有設(shè)備的質(zhì)量、體積、功耗都較大。隨著SoC技術(shù)及數(shù)字電路技術(shù)的高速發(fā)展[1]，完全可對中頻信號處理、數(shù)據(jù)處理及收發(fā)信道進(jìn)行數(shù)模一體化設(shè)計(jì)。

本文提出一種小型化設(shè)備設(shè)計(jì)方案，給出了設(shè)計(jì)框圖及實(shí)現(xiàn)方法。該方案采用數(shù)模一體化設(shè)計(jì)思想，使用高性能SoC處理器代替現(xiàn)有設(shè)備中的多種專用信號處理器，使用數(shù)字本振源代替模擬本振源，使用射頻直接發(fā)射技術(shù)代替模擬上變頻混頻電路，降低數(shù)字電路及模擬電路的設(shè)計(jì)難度。

1 系統(tǒng)設(shè)計(jì)方案

系統(tǒng)由數(shù)字信號信息處理、接收信道、發(fā)射信道、中頻采樣電路、射頻直接發(fā)射電路、本振切換開關(guān)及射頻自檢控制組成，結(jié)構(gòu)如圖1所示。

數(shù)字信號信息處理分為PL和PS兩部分，具有VxWorks鏡像文件加載、系統(tǒng)收發(fā)流程控制、收發(fā)電路參數(shù)配置、數(shù)字信號處理算法及狀態(tài)檢測上報(bào)等功能。

中頻采樣電路對接收信道輸出的中頻信號進(jìn)行模數(shù)變換后送入數(shù)字信號信息處理模塊進(jìn)行后續(xù)處理。

射頻直接發(fā)射電路使用高性能AD9164器件和放大濾波電路實(shí)現(xiàn)上變頻功能，在系統(tǒng)處于發(fā)射模式時(shí)將基帶信號上變頻為射頻信號后輸出，在系統(tǒng)處于接收模式時(shí)產(chǎn)生所需的快跳本振信號。

接收信道完成對射頻信號的預(yù)選濾波、一次混頻及放大處理，發(fā)射信道對射頻直接發(fā)射電路輸出的射頻信號進(jìn)行放大濾波后輸出。

本振切換開關(guān)在系統(tǒng)處于發(fā)射模式時(shí)將射頻信號送入發(fā)射信道，在系統(tǒng)處于接收模式時(shí)將射頻信號送入接收信道的混頻器作為本振源使用。

射頻自檢控制由一組開關(guān)組成，系統(tǒng)處于射頻自檢模式時(shí)將發(fā)射信道產(chǎn)生的信號直接回環(huán)到接收信道進(jìn)行處理，處于正常模式時(shí)將射頻接收信號送入接收信道、將發(fā)射信道輸出信號送往射頻前端。

2 數(shù)字信號信息處理設(shè)計(jì)

數(shù)字信號信息處理部分使用高性能SoC處理器實(shí)現(xiàn)現(xiàn)有設(shè)備的中頻信號處理及數(shù)據(jù)處理功能，分為PL和PS兩部分[2]，在PL中實(shí)現(xiàn)中頻信號處理功能，在PS中實(shí)現(xiàn)數(shù)據(jù)處理功能。PS為兩個(gè)主頻為800 MHz的ARM Cortex-A9內(nèi)核[3]，按照功能劃分為CPU0和CPU1，CPU0負(fù)責(zé)處理器上電初始程序加載、VxWorks系統(tǒng)運(yùn)行及數(shù)據(jù)處理軟件運(yùn)行;CPU1運(yùn)行信號處理軟件完成收發(fā)狀態(tài)控制、數(shù)據(jù)解析等功能。系統(tǒng)控制流程如圖2所示。

設(shè)備加電后首先加載FSBL，然后依次加載VxWorks鏡像文件和PL bit文件，最后加載并運(yùn)行CPU0及CPU1程序。程序運(yùn)行后首先初始化所有外圍接口，隨后讀取配置狀態(tài)，如果配置失敗則重新配置，配置成功后分別進(jìn)行基帶自檢和射頻自檢，并上報(bào)自檢結(jié)果，自檢無故障則根據(jù)時(shí)隙任務(wù)進(jìn)行正常收發(fā)通信并進(jìn)行周期自檢，自檢有故障則根據(jù)故障類型進(jìn)行排故處理，之后重新加電運(yùn)行。

3 收發(fā)信道設(shè)計(jì)

接收信道使用一次混頻電路代替原有的二次混頻電路，使用數(shù)字快跳本振源代替模擬快跳本振源，簡化電路結(jié)構(gòu)設(shè)計(jì)，接收電路框圖如圖3所示。

接收信道首先對射頻接收信號進(jìn)行預(yù)選帶通濾波、LNA放大，然后通過混頻器進(jìn)行下變頻，最后經(jīng)中頻濾波后送入中頻采樣電路進(jìn)行模數(shù)變換。通過配置射頻直接發(fā)射電路來產(chǎn)生數(shù)字快跳本振信號，實(shí)現(xiàn)流程如圖4所示。

發(fā)射信道采用高性能AD9164和濾波放大電路實(shí)現(xiàn)射頻直接發(fā)射功能，射頻發(fā)射電路設(shè)計(jì)如圖5所示。

系統(tǒng)處于發(fā)射模式時(shí)，首先經(jīng)JESD204B接口設(shè)置IQ調(diào)制數(shù)據(jù)[4]，然后通過SPI總線配置相應(yīng)頻率控制字，最后對AD9164上變頻產(chǎn)生的射頻信號進(jìn)行放大濾波后輸出。本方案中配置AD9164為24倍內(nèi)插模式，工作模式為NCO基帶直流模式[5]，內(nèi)核采樣速率fDAC為5.76 GHz，頻率控制字為48 bit，計(jì)算方式：

4 測試驗(yàn)證

由系統(tǒng)控制流程可知，設(shè)備加電啟動(dòng)后首先加載FSBL，然后依次加載VxWorks鏡像文件和PL bit文件，最后加載并運(yùn)行CPU0和CPU1中的應(yīng)用程序，加電啟動(dòng)流程如圖6所示。

由圖6可知，系統(tǒng)的加電啟動(dòng)控制符合設(shè)計(jì)要求，待所有程序加載運(yùn)行成功后，使用發(fā)送通信測試數(shù)據(jù)方式進(jìn)行性能測試，測試結(jié)果如圖7所示。

根據(jù)測試結(jié)果可知，發(fā)送端發(fā)送5 000組通信測試數(shù)據(jù)后，在接收端可以完整接收到5 000組通信測試數(shù)據(jù)，且無丟包和誤碼，滿足通信設(shè)計(jì)要求。

5 結(jié) 語

本文采用數(shù)模一體化設(shè)計(jì)方法，提出一種小型化設(shè)備設(shè)計(jì)方案，給出設(shè)計(jì)框圖及實(shí)現(xiàn)方法，并驗(yàn)證了方案的可行性。與現(xiàn)有通信設(shè)備相比，該方案可以簡化數(shù)字電路及模擬電路的設(shè)計(jì)，有效降低設(shè)備功耗、減輕設(shè)備重量、縮小設(shè)備體積、簡化數(shù)據(jù)交互控制時(shí)序，為后續(xù)設(shè)備的小型化、輕量化設(shè)計(jì)提供新的設(shè)計(jì)思路和參考依據(jù)，具有廣闊的應(yīng)用前景。

參 考 文 獻(xiàn)

[1]陸啟帥，陸彥婷，王地，等.Xilinx Zynq SoC與嵌入式Linux設(shè)計(jì)實(shí)戰(zhàn)指南[M].北京：清華大學(xué)出版社，2014.

[2]符曉，張國斌，朱洪順.Xilinx ZYNQ-7000 AP SoC開發(fā)實(shí)戰(zhàn)指南[M].北京：清華大學(xué)出版社，2015.

[3] Xilinx.Zynq-7000 All Programmable SoC Technical Reference Manual[Z].2014.

[4]亞德諾半導(dǎo)體.JESD204串行接口和JEDEC標(biāo)準(zhǔn)數(shù)據(jù)轉(zhuǎn)換器[Z].

[5] AD9164：16-Bit，12 GSPS，RF DAC and Direct Digital Synthesizer，Analog Devices[Z].

[6]張清聯(lián).淺談NFC手機(jī)非接觸式射頻接口測試方法[J].物聯(lián)網(wǎng)技術(shù)，2018，8（8）：45-47.

[7]金駿，王旭云，孫晨，等.一種小型化高可靠USB測控應(yīng)答機(jī)的設(shè)計(jì)與實(shí)現(xiàn)[J].信息通信，2016（3）：70-73.

[8]薛猛，馮占群.一種小型化PLL電路的設(shè)計(jì)方案[J].產(chǎn)業(yè)與科技論壇，2013，12（11）：73.

[9]王鈺.基于AD9164的小型化設(shè)備研究與實(shí)現(xiàn)[J].物聯(lián)網(wǎng)技術(shù)，2018，8（6）：57-59.

[10]吳律.小型收發(fā)信機(jī)設(shè)計(jì)與實(shí)現(xiàn)[D].西安：西安電子科技大學(xué)，2014.