關(guān)于ETS364集成電路測(cè)試開(kāi)發(fā)及優(yōu)化

王琦

【摘 要】隨著信息技術(shù)時(shí)代的到來(lái)，集成電路在工業(yè)領(lǐng)域所占分量越來(lái)越重，集成電路測(cè)試作為產(chǎn)品質(zhì)量的靈魂，在集成電路生產(chǎn)過(guò)程中的地位不容忽視。本文以ETS364集成電路量產(chǎn)測(cè)試項(xiàng)目為例，簡(jiǎn)要介紹了集成電路測(cè)試程序設(shè)計(jì)和導(dǎo)入以及測(cè)試開(kāi)發(fā)的大致流程，并闡述了項(xiàng)目中所遇到的難題，通過(guò)對(duì)問(wèn)題分析給出了解決方案，保證了項(xiàng)目的順利進(jìn)行。

【關(guān)鍵詞】集成電路;開(kāi)發(fā)流程;測(cè)試;解決方案

中圖分類(lèi)號(hào)： TN402文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 2095-2457（2019）18-0010-003

DOI：10.19694/j.cnki.issn2095-2457.2019.18.005

0 引言

當(dāng)今時(shí)代，伴隨著信息技術(shù)和軟件技術(shù)的飛速發(fā)展，集成電路已成為當(dāng)今信息技術(shù)時(shí)代發(fā)展的熱點(diǎn)，逐漸成為信息技術(shù)發(fā)展的基石，同時(shí)被認(rèn)為是人工智能和網(wǎng)絡(luò)技術(shù)發(fā)展的主流方向[1]?？梢哉f(shuō)，一個(gè)國(guó)家集成電路的技術(shù)水平直接體現(xiàn)出了一個(gè)國(guó)家的綜合國(guó)力。部分企業(yè)十分重視集成電路的開(kāi)發(fā)，集成電路技術(shù)水平已成為一個(gè)電子科技企業(yè)核心的競(jìng)爭(zhēng)力。

集成電路測(cè)試是對(duì)集成電路或模塊進(jìn)行檢測(cè)，通過(guò)測(cè)量對(duì)于集成電路的輸出回應(yīng)和預(yù)期輸出比較，以確定、評(píng)估集成電路元器件功能和性能的過(guò)程，是驗(yàn)證設(shè)計(jì)、監(jiān)控生產(chǎn)、保證質(zhì)量、分析失效以及指導(dǎo)應(yīng)用的重要手段[2]。因此，對(duì)集成電路測(cè)試開(kāi)發(fā)進(jìn)行研究和探索具有重要意義。

1 項(xiàng)目概況

筆者于2012年3月負(fù)責(zé)《ETS364集成電路量產(chǎn)測(cè)試》項(xiàng)目：首先，在項(xiàng)目實(shí)施前，對(duì)項(xiàng)目整體方向進(jìn)行分析，與相關(guān)技術(shù)人員交換意見(jiàn)，在技術(shù)允許的情況下，制定實(shí)施方案;第二，在項(xiàng)目實(shí)施過(guò)程中，對(duì)ETS364測(cè)試機(jī)進(jìn)行現(xiàn)場(chǎng)勘查，導(dǎo)入集成電路測(cè)試程序，并進(jìn)行調(diào)試，此階段需要對(duì)量產(chǎn)程序?qū)崟r(shí)跟進(jìn)，并且對(duì)該測(cè)試程序進(jìn)行維護(hù);第三，項(xiàng)目實(shí)施中期，對(duì)程序測(cè)試無(wú)誤后，機(jī)器將正式進(jìn)入量產(chǎn)過(guò)程，實(shí)現(xiàn)生產(chǎn)線辦公自動(dòng)化，提高生產(chǎn)效率;第四，在項(xiàng)目實(shí)施后期，經(jīng)過(guò)現(xiàn)場(chǎng)測(cè)試，驗(yàn)證其是否滿足使用要求。

2 測(cè)試程序設(shè)計(jì)、導(dǎo)入

對(duì)于集成電路質(zhì)量的檢測(cè)是無(wú)法通過(guò)肉眼判斷的，因此需要對(duì)其進(jìn)行相關(guān)測(cè)試，高效率的測(cè)試程序不僅有利于提高公司的生產(chǎn)效率，甚至可以減輕員工的勞動(dòng)強(qiáng)度。

對(duì)于不同類(lèi)型的產(chǎn)品，其測(cè)試程序不盡相同。因此，當(dāng)集成電路每開(kāi)發(fā)出一款產(chǎn)品都需要對(duì)其進(jìn)行具有針對(duì)性的測(cè)試程序設(shè)計(jì)。在本項(xiàng)目中，該集成電路測(cè)試程序的設(shè)計(jì)需要參考電路測(cè)試的基本流程，根據(jù)相應(yīng)的測(cè)試規(guī)范和集成電路自身的結(jié)構(gòu)特點(diǎn)和使用功能進(jìn)行綜合考慮，基于測(cè)試基本要求和集成電路的結(jié)構(gòu)特點(diǎn)進(jìn)行設(shè)計(jì)，并將其加載到集成電路中的輸入信號(hào)，即將測(cè)試向量導(dǎo)入到測(cè)試程序中。

3 集成電路測(cè)試開(kāi)發(fā)流程

對(duì)電路測(cè)試開(kāi)發(fā)前，首先應(yīng)查看芯片測(cè)試的相關(guān)規(guī)范，了解芯片的測(cè)試相關(guān)要求，從而根據(jù)具體要求制定相應(yīng)的開(kāi)發(fā)流程。

（1）測(cè)試基本要求

集成電路主要管腳及外圍電路配置如圖1所示。

（a）短路測(cè)試要求：基本輸入端口P1/P4/P12施加1V的直流電壓，測(cè)試P2/P6/P11端口的電壓值。若測(cè)試結(jié)果等于1V則為內(nèi)部短路，接近0V則為內(nèi)部開(kāi)路。測(cè)試每個(gè)成對(duì)的管腳時(shí)，其他懸腳需要處于浮空狀態(tài)。

（b）開(kāi)路測(cè)試要求：基本輸入端口P1/P4/P12施加2V的正弦或者方波頻率為100kHz～1MHz，判斷測(cè)試P6/P6/P11端口的輸出狀態(tài)是否為方波或者正弦，輸出狀態(tài)的振幅大約有0.8vpp。同樣地，在測(cè)試每個(gè)成對(duì)的管腳時(shí)，其他管腳需要浮空。

（c）內(nèi)部電阻測(cè)試要求：P10和P12端相當(dāng)于一個(gè)等效電阻，電阻值是固定不變的，各個(gè)芯片的相差值并不是很大。在P12端施加一個(gè)固定不變的電壓為1V，以測(cè)試P10腳的輸出電流的方式來(lái)確定芯片的阻值大小。

（2）ETS364成品測(cè)試

此集成電路采用ETS364測(cè)試機(jī)進(jìn)行測(cè)試，這樣測(cè)試的好處是便于檢測(cè)電路的缺陷，并且檢測(cè)結(jié)果準(zhǔn)信度可以達(dá)到較高的水平。該系統(tǒng)最多支持240個(gè)模擬引腳通道，提供133MVPS數(shù)字矢量速率，最多128個(gè)數(shù)字引腳通道。而EAGLE的可擴(kuò)展性可將ETS364測(cè)試系統(tǒng)容量加倍，通過(guò)ETS-600提供480多個(gè)模擬引腳通道和多達(dá)256個(gè)數(shù)字I/O引腳通道。

參數(shù)測(cè)試和功能測(cè)試是集成電路測(cè)試中的兩大主要種類(lèi)[3]。由于集成電路設(shè)計(jì)和制造過(guò)程中對(duì)測(cè)試的需求不同，因此又可以分為設(shè)計(jì)驗(yàn)證測(cè)試、封裝測(cè)試、可靠性測(cè)試以及晶圓設(shè)計(jì)。芯片種類(lèi)多樣，沒(méi)有一致的測(cè)試項(xiàng)目要求，對(duì)于芯片測(cè)試的項(xiàng)目選擇主要是根據(jù)芯片類(lèi)型來(lái)決定的。因此，在對(duì)集成電路進(jìn)行測(cè)試時(shí)應(yīng)根據(jù)實(shí)際情況綜合考慮需要測(cè)試的項(xiàng)目。因此，測(cè)試項(xiàng)是電氣特性品質(zhì)的直接體現(xiàn)，更是產(chǎn)品質(zhì)量的靈魂。集成電路開(kāi)發(fā)流程如圖2所示。

3.1 測(cè)試參數(shù)調(diào)試

按照?qǐng)D2集成電路開(kāi)發(fā)流程，采用集成電路專(zhuān)用的測(cè)試系統(tǒng)開(kāi)發(fā)平臺(tái)，根據(jù)項(xiàng)目要求，按照實(shí)施方案、產(chǎn)品設(shè)計(jì)指標(biāo)以及產(chǎn)品設(shè)計(jì)要求完成對(duì)芯片各個(gè)項(xiàng)目的測(cè)試[4]。根據(jù)項(xiàng)目測(cè)試要求，制定了相應(yīng)的調(diào)試方案。第一步采取短路測(cè)試，在輸入端口處默認(rèn)施加2V電壓;第二步，采取開(kāi)路測(cè)試，在輸入端口處使用方波信號(hào);第三步，主要是對(duì)電路的電壓穩(wěn)定性進(jìn)行檢驗(yàn)，通過(guò)供應(yīng)有規(guī)律的脈沖電壓觀察其工作過(guò)程中電壓的變化。由于測(cè)試過(guò)程存在未知性，在該過(guò)程會(huì)出現(xiàn)很多的錯(cuò)誤，通過(guò)不斷地調(diào)試，最終調(diào)試成功得到如下數(shù)據(jù)。測(cè)試數(shù)據(jù)如表1所示。測(cè)試數(shù)據(jù)圖如圖3所示。

3.2 測(cè)試數(shù)據(jù)比對(duì)

產(chǎn)品數(shù)量較多，為了摒棄特殊性，趨向普遍性，在對(duì)待測(cè)芯片的取樣過(guò)程中，采用的取樣方法為隨機(jī)抽樣法。取一定數(shù)量的待測(cè)芯片，另取一定數(shù)量的經(jīng)過(guò)測(cè)試調(diào)試后所得的測(cè)試數(shù)據(jù)與待測(cè)試樣品數(shù)據(jù)進(jìn)行對(duì)比，采用做差比對(duì)方案。根據(jù)判斷標(biāo)準(zhǔn)，若差值分布在容許范圍內(nèi)，則測(cè)試系統(tǒng)給出的測(cè)試結(jié)果為Pass，若差值分布在容許范圍以外，則系統(tǒng)給出測(cè)試結(jié)果為Fail。

3.3 測(cè)試波形確認(rèn)

只通過(guò)數(shù)據(jù)對(duì)比還不能足以證明測(cè)試程序的可靠，為了確保運(yùn)行程序的準(zhǔn)確無(wú)誤，需要對(duì)測(cè)試波形進(jìn)行進(jìn)一步的確認(rèn)。對(duì)測(cè)試波形確認(rèn)時(shí)，可以選擇最常見(jiàn)的一種方法，就是取一個(gè)芯片，根據(jù)芯片的類(lèi)型種類(lèi)，選擇合適的測(cè)試項(xiàng)，針對(duì)具體的測(cè)試項(xiàng)，將通過(guò)放大器以及示波器觀察得到的調(diào)試波形與樣品波形做對(duì)比，觀察兩組波形的變化幅度。如果兩個(gè)波形的的變化幅度一致，則可以認(rèn)為測(cè)試結(jié)果較為準(zhǔn)確。

4 測(cè)試結(jié)果討論

（1）短路測(cè)試

short為完全短路，在測(cè)量時(shí)現(xiàn)象不明顯，因此需要用到比較器的方法進(jìn)行測(cè)試。在輸入端施加2V的電壓，理論上short測(cè)試值在5V左右，不short時(shí)測(cè)試值在0V左右。對(duì)于ETS364測(cè)試器的響應(yīng)時(shí)間有一定的限制，要求響應(yīng)時(shí)間在1.3us以上，因此，前延時(shí)間需要適當(dāng)?shù)脑黾?，該延時(shí)時(shí)間采用5ms時(shí)，在實(shí)驗(yàn)室測(cè)試值顯示正常。

（2）開(kāi)路測(cè)試

當(dāng)使用方波信號(hào)對(duì)輸入端發(fā)射信號(hào)時(shí)，輸出端會(huì)轉(zhuǎn)化為以0V為基準(zhǔn)的方波信號(hào)。使用示波器觀察輸出狀態(tài)時(shí)，才會(huì)出現(xiàn)一個(gè)以0V為基準(zhǔn)的正常方波信號(hào)，當(dāng)撤掉示波器時(shí)，基準(zhǔn)會(huì)突變到4V左右，但是使用信號(hào)發(fā)生器時(shí)測(cè)試基準(zhǔn)又在正常范圍內(nèi)。由此現(xiàn)象可得，輸出端需要一個(gè)1M歐姆的下拉電阻方能正常工作，當(dāng)接入1M歐姆電阻后，基準(zhǔn)回到正常水平。

輸入阻抗高，表示該電路吸收的電源（或前一級(jí)電路的輸出）功率小，電源或前級(jí)就能帶動(dòng)更多的負(fù)荷。對(duì)于測(cè)量電路，如電子電壓表、示波器等，就要求很高的輸入阻抗，以便接入儀表后，對(duì)被測(cè)電路的影響盡可能地小。輸出阻抗小一些當(dāng)然好，這樣輸出功率在信號(hào)源的內(nèi)阻上消耗的功率小，或者說(shuō)能帶動(dòng)功率更大的負(fù)荷。輸入阻抗與實(shí)際應(yīng)用有關(guān)，并不是越高越好。高阻電路容易造成干擾，比如在電磁場(chǎng)雜亂的場(chǎng)所，高阻電路就容易產(chǎn)生干擾信號(hào)，但低阻消耗了信號(hào)，容易使信號(hào)幅度偏小。其中，高阻對(duì)第一級(jí)信號(hào)尤其重要，其引入的噪聲是電路中最大的，但也是有用信號(hào)受阻抗影響最大的一級(jí)。

（3）內(nèi)部電阻測(cè)試

對(duì)于內(nèi)部電阻進(jìn)行測(cè)試時(shí)采用relay控制方式進(jìn)行測(cè)試，應(yīng)用的原理是歐姆定理，從而可以得出：輸入電壓等于測(cè)得的電流值與內(nèi)部電阻的乘積。當(dāng)不用relay控制時(shí)，采用接通道，使通道電壓為0V方式進(jìn)行測(cè)試，可得輸入電壓等于測(cè)得電流值乘以芯片內(nèi)部電阻與機(jī)臺(tái)內(nèi)部電阻之和的乘積。經(jīng)過(guò)計(jì)算知，機(jī)臺(tái)內(nèi)部電阻為50歐姆，雖然測(cè)試值有一定偏差，但仍舊在誤差范圍內(nèi)。

5 應(yīng)用中所產(chǎn)生的問(wèn)題及解決方案

通過(guò)對(duì)測(cè)試機(jī)進(jìn)行現(xiàn)場(chǎng)勘查知，ETS364測(cè)試機(jī)里面的測(cè)試板分為APU10和APU12，最初開(kāi)發(fā)測(cè)試程序時(shí)，并不了解測(cè)試板型號(hào)不同而性能不同，所以遇到了有的測(cè)試程序在APU12的測(cè)試機(jī)上良率表現(xiàn)好，測(cè)試穩(wěn)定，而APU10的測(cè)試機(jī)存在良率不穩(wěn)定的現(xiàn)象。

經(jīng)過(guò)初步判定，認(rèn)為是測(cè)試程序在設(shè)計(jì)時(shí)出現(xiàn)了問(wèn)題，經(jīng)過(guò)對(duì)測(cè)試程序進(jìn)行檢查、分析后，發(fā)現(xiàn)測(cè)試程序并未存在設(shè)計(jì)上的問(wèn)題。隨后，通過(guò)分析示波器抓取APU板輸出的電壓峰值，相同的時(shí)間脈沖下，APU12的輸出電壓已經(jīng)達(dá)到理想值，而APU10的輸出電壓沒(méi)有達(dá)到理想值，因此發(fā)現(xiàn)問(wèn)題出現(xiàn)的原因是APU10的工作速率慢。接下來(lái)，通過(guò)比較法比較得知，APU12的輸出電壓達(dá)到理想峰值所需的脈沖時(shí)間，APU10只能達(dá)到理想峰值的一半。

針對(duì)以上問(wèn)題的分析，最終確定了問(wèn)題的解決方案：即在APU10測(cè)試程序輸出電壓等待時(shí)間加長(zhǎng)，設(shè)定為APU12的輸出時(shí)間的兩倍。然而，同時(shí)又產(chǎn)生了另外一個(gè)問(wèn)題：由于程序采用兩套程序，因此程序維護(hù)復(fù)雜度有所提高，維護(hù)成本也會(huì)相應(yīng)上升。為了解決以前的問(wèn)題，即使硬件方面存在一定的差異仍可通過(guò)測(cè)試程序可以覆蓋，這樣既可以節(jié)約一定成本——無(wú)需更換硬件。此外，在分析測(cè)試數(shù)據(jù)時(shí)，遇到了不同的測(cè)試程序，定義了不同的硬件類(lèi)別和軟件類(lèi)別，對(duì)于分析數(shù)據(jù)造成了很大的困擾。最終通過(guò)編寫(xiě)測(cè)試軟件，使硬件類(lèi)別和軟件類(lèi)別統(tǒng)一化解決了此類(lèi)問(wèn)題。

6 結(jié)論

集成電路作為信息技術(shù)產(chǎn)業(yè)的基礎(chǔ)，無(wú)論對(duì)國(guó)際還是民生方面地位都不可或缺。集成電路測(cè)試作為集成電路的質(zhì)量保障，對(duì)集成電路品質(zhì)影響深遠(yuǎn)。本文以ETS364集成電路量產(chǎn)測(cè)試項(xiàng)目為例，介紹了測(cè)試設(shè)計(jì)、導(dǎo)入以及開(kāi)發(fā)流程，同時(shí)對(duì)測(cè)試參數(shù)結(jié)果進(jìn)行了簡(jiǎn)要的分析，針對(duì)項(xiàng)目實(shí)施過(guò)程中遇到的問(wèn)題進(jìn)行分析給出了解決方案，為今后相似項(xiàng)目的開(kāi)發(fā)提供了參考和依據(jù)。

【參考文獻(xiàn)】

[1]章慧彬，朱江.大規(guī)模集成電路測(cè)試程序開(kāi)發(fā)技術(shù)及流程應(yīng)用[J].電子與封裝，

2017，17（06）：10-15.

[2]張奇.集成電路測(cè)試管理系統(tǒng)開(kāi)發(fā)與利用[J].電子世界，2014（14）：32-33.

[3]王宇虹，張敏.集成電路測(cè)試系統(tǒng)及其開(kāi)發(fā)利用[J].油氣井測(cè)試，2006（04）：

68-70+78.

[4]蔡瑞青.基于Ultra-FLEX測(cè)試系統(tǒng)的集成電路測(cè)試開(kāi)發(fā)[J].電子與封裝，2013，13（08）：20-21+39.