基于FPGA的瞬時(shí)頻率指示器保寬脈沖提取方法*

劉俊杰，張志聰，凌曉華，何仁倫

?

基于FPGA的瞬時(shí)頻率指示器保寬脈沖提取方法*

劉俊杰，張志聰，凌曉華，何仁倫

（西南電子設(shè)備研究所 成都 610036）

電子戰(zhàn)ESM系統(tǒng)中，保寬脈沖的提取具有十分重要的意義。瞬時(shí)頻率指示器作為重要的電子戰(zhàn)設(shè)備，其傳統(tǒng)的保寬脈沖提取方法存在諸多缺點(diǎn)。提出一種基于FPGA的雙門限、交直流耦合的處理方法，具有信號(hào)適應(yīng)性強(qiáng)、保寬脈沖提取準(zhǔn)確度高等特點(diǎn)。試驗(yàn)結(jié)果表明，設(shè)計(jì)方案可行，達(dá)到預(yù)期的各種指標(biāo)要求。

電子戰(zhàn)；保寬脈沖；瞬時(shí)頻率指示器；雙門限

引 言

隨著現(xiàn)代電子戰(zhàn)ESM系統(tǒng)的發(fā)展，各類型電子戰(zhàn)接收機(jī)得到了廣泛的應(yīng)用，常見的有超外差接收機(jī)、信道化接收機(jī)、陣列接收機(jī)、瞬時(shí)測(cè)頻接收機(jī)[1]。瞬時(shí)頻率指示器是一種快速的頻率測(cè)量手段,主要用于通道的快速引導(dǎo)，并不要求很高的頻率測(cè)量精度和靈敏度,但要求快速（一般要求小于50ns）引導(dǎo)窄帶接收機(jī)（例如超外差接收機(jī)）對(duì)信號(hào)進(jìn)行精細(xì)測(cè)量。瞬時(shí)頻率指示器中，保寬脈沖的產(chǎn)生尤其重要，不僅要獲取寬帶保寬脈沖，還要與窄帶保寬脈沖作融合處理，而且整個(gè)瞬時(shí)頻率指示器的工作節(jié)拍都是由保寬脈沖來(lái)觸發(fā)的[2]。本文介紹了瞬時(shí)頻率指示器傳統(tǒng)保寬脈沖獲取方法及其局限性，提出一種基于FPGA獲取保寬脈沖的方法。

1 瞬時(shí)頻率指示器傳統(tǒng)保寬脈沖提取原理

射頻信號(hào)通過(guò)功分器分路，一路經(jīng)過(guò)放大、均衡、限幅放大后，送兩路不同時(shí)延的相關(guān)器，得到兩路包含原始信號(hào)相位信息的視頻信號(hào)；另外一路信號(hào)通過(guò)匹配衰減后，經(jīng)連續(xù)檢波對(duì)數(shù)視頻放大器（SDLVA）得到模擬視頻信號(hào)，該信號(hào)包含原始信號(hào)的脈沖幅度（PA）、脈沖寬帶（PW）等信息[2]。對(duì)模擬視頻信號(hào)和比較器檢波門限作比較，得到保寬脈沖。門限設(shè)置的基本原則是，門限須高于檢波噪底，低于系統(tǒng)靈敏度時(shí)的檢波幅度。由于經(jīng)過(guò)比較器后幅度信息丟失，僅剩下由TTL電平表示的脈沖寬度信息，因此稱為“保寬脈沖”。瞬時(shí)頻率指示器傳統(tǒng)保寬脈沖提取原理如圖1所示。

2 傳統(tǒng)保寬脈沖提取方法的局限性

圖1 瞬時(shí)頻率指示器保寬脈沖提取原理

由傳統(tǒng)保寬脈沖提取原理可知，比較器門限的設(shè)置極其關(guān)鍵，只有門限設(shè)置合理，才能提取正確的保寬脈沖。門限設(shè)置過(guò)高將影響系統(tǒng)的靈敏度，設(shè)置過(guò)低則會(huì)導(dǎo)致噪聲等干擾信號(hào)誤觸發(fā)，造成虛警[3]。傳統(tǒng)的門限設(shè)置方法有以下幾種：

①固定門限

其優(yōu)點(diǎn)是簡(jiǎn)單、可靠性高，但缺點(diǎn)也非常突出，主要體現(xiàn)在：手動(dòng)設(shè)置可變電阻來(lái)調(diào)節(jié)門限，工作量大，十分不便；接收機(jī)的噪底跟通道增益、噪聲系數(shù)、工作帶寬、環(huán)境溫度等因素相關(guān)，不同條件下噪底水平是不一樣的，而固定門限設(shè)置很難兼顧以上各要素；視頻信號(hào)為“大信號(hào)”時(shí)，檢波對(duì)數(shù)視頻放大器下降沿容易出現(xiàn)“鼓包”的情況，造成保寬脈沖展寬的問題。

②浮動(dòng)門限

R18、C14、R20構(gòu)成浮動(dòng)門限電路，PA為檢波信號(hào)輸入，PW為保寬脈沖輸出，電路原理如圖２所示。當(dāng)輸入信號(hào)為大信號(hào)時(shí)，門限閾值相應(yīng)提高；當(dāng)輸入信號(hào)為小信號(hào)時(shí)，門限閾值相應(yīng)降低，可以消除大信號(hào)下檢波對(duì)數(shù)視頻放大器輸出脈沖下降沿“鼓包”所引起的比較器誤觸發(fā)。其缺點(diǎn)是：仍存在調(diào)節(jié)不便、工作量大、無(wú)法兼顧影響接收機(jī)噪底的各個(gè)因素的問題；在連續(xù)波信號(hào)下，無(wú)法生成保寬脈沖；隨著信號(hào)強(qiáng)度的增加，信號(hào)的“過(guò)沖”、“振鈴”會(huì)導(dǎo)致信號(hào)在門限處振蕩，造成“脈沖分裂”，影響正常保寬脈沖的生成，如圖３所示，我們會(huì)檢測(cè)到兩個(gè)保寬脈沖信號(hào)。

圖2 浮動(dòng)門限比較電路原理

綜上，傳統(tǒng)門限設(shè)置方法都無(wú)法有效提取信號(hào)的保寬脈沖。為了解決這種工程實(shí)際問題，我們提出了一種基于FPGA的雙門限交直流耦合電路，用以獲取正確的保寬脈沖。

圖3 錯(cuò)誤保寬脈沖輸出

3 雙門限交直流耦合方法

本方案采用雙門限加交直流大、小電容耦合設(shè)置，原理如圖４所示。從SDLVA檢波的視頻信號(hào)經(jīng)過(guò)驅(qū)動(dòng)直接送直流門限比較器，進(jìn)行連續(xù)波檢測(cè)；一路通過(guò)大電容耦合電路送比較器，產(chǎn)生保寬信號(hào)；另一路通過(guò)小電容耦合電路送比較器，產(chǎn)生保寬信號(hào)。雙門限的目的是為了消除脈沖中的干擾，交直流大、小電容耦合是為了同時(shí)適應(yīng)連續(xù)波信號(hào)、寬窄脈沖信號(hào)、高低重頻信號(hào)。

在實(shí)際工程中，脈沖幅度往往是波動(dòng)的，且在低信噪比時(shí)易受基底噪聲影響，如果用單一低門限或者高門限設(shè)置，極易輸出錯(cuò)誤波形。而采用高低門限同時(shí)配置，使保寬脈沖的前沿由高門限觸發(fā)產(chǎn)生，后沿由低門限觸發(fā)產(chǎn)生，可輸出正確的保寬脈沖。其整形輸出時(shí)序如圖５所示。

圖4 雙門限工作原理

圖5 雙門限工作時(shí)序

在實(shí)際應(yīng)用的收發(fā)系統(tǒng)中，保寬脈沖輸出時(shí)序如圖6所示。系統(tǒng)從發(fā)射轉(zhuǎn)到接收時(shí)，由于射頻通道噪聲被切割，SDLVA輸出會(huì)產(chǎn)生一個(gè)臺(tái)階，超過(guò)比較門限后（如圖6中第五行所示），由噪聲切割觸發(fā)的上升沿便會(huì)產(chǎn)生第一個(gè)保寬脈沖，當(dāng)疊加在噪聲上的真正信號(hào)到達(dá)時(shí)，大電容耦合支路無(wú)法產(chǎn)生真實(shí)的保寬脈沖，虛假保寬脈沖如圖6中第四行所示。因此，本文同時(shí)使用小電容耦合支路，利用其在脈寬前、后沿產(chǎn)生的脈沖來(lái)確定脈寬，如圖6中第二行、第三行所示。

4 新方法的實(shí)現(xiàn)

瞬時(shí)頻率指示器保寬脈沖提取的實(shí)現(xiàn)邏輯主要由一片F(xiàn)PGA來(lái)實(shí)現(xiàn)，Virtex-Ⅱ系列是Xilinx公司一款高性能、高速度和低功耗特點(diǎn)的FPGA，本方案采用XC2V1000-5FG256I[4]。

從SDLVA檢波產(chǎn)生的模擬視頻信號(hào)，經(jīng)過(guò)交直流耦合、雙門限比較電路，然后在FPGA里做進(jìn)一步邏輯處理。其中，雙門限的數(shù)值是由FPGA根據(jù)接收機(jī)通道特性計(jì)算得出的，并通過(guò)數(shù)模轉(zhuǎn)換DAC芯片完成設(shè)置，如圖7所示。

圖6 保寬脈沖輸出時(shí)序

圖7 硬件實(shí)現(xiàn)原理

按照?qǐng)D6的時(shí)序邏輯，F(xiàn)PGA軟件將完成大、小電容耦合支路前沿、后沿的融合配對(duì)。其中，利用收發(fā)時(shí)序?qū)⒔邮掌陂g內(nèi)的第一個(gè)脈沖屏蔽掉。保寬脈沖的后沿通過(guò)小電容耦合的后沿、大電容耦合輸出的保寬后沿以及收發(fā)時(shí)序的后沿共同決定，任意一個(gè)后沿都表示保寬脈沖的結(jié)束。FPGA軟件實(shí)現(xiàn)流程如圖8所示。

對(duì)于連續(xù)波信號(hào)，理論上沒有脈沖寬度的概念，但由于整個(gè)系統(tǒng)的工作節(jié)拍是由保寬脈沖來(lái)觸發(fā)的，所以當(dāng)系統(tǒng)檢測(cè)到連續(xù)波存在的情況下，自身根據(jù)直流門限進(jìn)行判別，由直流門限的高門限確定保寬脈沖的上升沿，同時(shí)在該脈寬內(nèi)進(jìn)行計(jì)時(shí)，當(dāng)脈寬大于2ms時(shí)，給出連續(xù)波判別標(biāo)志，同時(shí)給出保寬脈沖的下降沿。

小電容耦合取脈沖的上升、下降沿。用OrCAD進(jìn)行仿真，輸入100ns脈寬，上升沿10ns，下降沿20ns，脈沖重復(fù)間隔（PRI）為300ns的仿真曲線如圖9、圖10所示。

大電容耦合支路需要取整個(gè)脈寬，由于電容實(shí)際是一個(gè)高通模型，因此主要考慮最大脈寬能力。用OrCAD進(jìn)行仿真，輸入一個(gè)脈寬1ms、周期8ms的信號(hào)，輸入幅度400mV時(shí)，輸出在1ms處僅降低約20mV；輸入幅度2.6V時(shí)，輸出在1ms處也僅降低約200mV，如圖11、圖12所示。按視頻檢波斜率80mV/dB考慮，幅度降低小于3dB，不會(huì)影響保寬脈沖的提取和測(cè)量。

圖8 FPGA軟件流程

圖9 400mV輸入時(shí)小電容耦合輸出

圖10 2.6V輸入時(shí)小電容耦合輸出

圖11 400mV輸入時(shí)大電容耦合輸出

圖12 2.6V輸入時(shí)大電容耦合輸出

5 結(jié)束語(yǔ)

本文提出的保寬脈沖提取方法簡(jiǎn)單可靠、易于工程實(shí)現(xiàn)，已在多個(gè)項(xiàng)目中成功應(yīng)用，具有信號(hào)適應(yīng)性強(qiáng)、保寬脈沖準(zhǔn)確度高的特點(diǎn)，滿足“適應(yīng)脈沖寬度范圍：連續(xù)波、0.1ms~1000ms”、“適應(yīng)信號(hào)脈沖重復(fù)周期范圍：0.3ms~100ms”的技術(shù)指標(biāo)要求。同時(shí)，調(diào)試時(shí)不需要人工干預(yù)，提高了調(diào)試生產(chǎn)效率，具有較高的工程應(yīng)用價(jià)值，可以推廣到其他相似的工程應(yīng)用場(chǎng)合中去。

[1] TSUI J. 寬帶數(shù)字化接收機(jī)[M]. 楊小牛, 等譯. 北京: 電子工業(yè)出版社, 2002.

[2] 胡來(lái)招. 瞬時(shí)測(cè)頻[M]. 北京: 國(guó)防工業(yè)出版社, 2002.

[3] 鄧興智, 黎劍, 周俊. 一種寬帶信道化接收系統(tǒng)信號(hào)檢測(cè)門限自動(dòng)設(shè)置方法[J]. 電子世界, 2014(14): 352–353.

[4] 佟力永, 肖山竹. 基于XC2V1000型FPGA的FIR抽取濾波器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 國(guó)外電子元器件, 2006(2): 25–28. TONG Liyong, XIAO Shanzhu. Design and implementation of FIR decimating filter based on XC2V1000[J]. International Electronic Elements, 2006(2): 25–28.

Width pulse extracting method for instantaneous frequency indicator based on FPGA

LIU Junjie, ZHANG Zhicong, LING Xiaohua, HE Renlun

（Southwest China Research Institute of Electronic Equipment, Chengdu 610036, China）

Width pulse extracting plays a very important role in System of Electronic War (EW). The instantaneous frequency indicator is an important equipment of EW, and its traditional width pulse extracting methods have many shortcomings. A new width pulse extracting method is presented, which sets two thresholds, uses AC-DC coupling processing, and has strong signal adaptability and high accuracy of pulse width. The experiment shows that this design is feasible and effective.

Electronic war; Width pulse; Instantaneous frequency indicator; Two thresholds

TN974

A

CN11-1780(2019)02-0046-05

基金項(xiàng)目：國(guó)防重大項(xiàng)目支持

2018-11-28

2019-01-16

劉俊杰 1984年生，碩士，工程師，主要研究方向?yàn)殡娮觽刹旖邮諜C(jī)設(shè)計(jì)、通信導(dǎo)航載荷分系統(tǒng)設(shè)計(jì)。

張志聰 1974年生，本科，高級(jí)工程師，主要研究方向?yàn)殡娮觽刹煜到y(tǒng)總體設(shè)計(jì)。

凌曉華 1981年生，碩士，工程師，主要研究方向?yàn)殡娮觽刹旖邮諜C(jī)設(shè)計(jì)。

何仁倫 1980年生，碩士，高級(jí)工程師，主要研究方向?yàn)殡娮觽刹旖邮諜C(jī)設(shè)計(jì)、通信導(dǎo)航載荷分系統(tǒng)設(shè)計(jì)。