基于FPGA的電容式聲壓傳感器陣列信號(hào)采集存儲(chǔ)系統(tǒng)

沈倪鑫，王任鑫，張國(guó)軍，楊晟輝，張文棟

(中北大學(xué)，儀器科學(xué)與動(dòng)態(tài)測(cè)試教育部重點(diǎn)實(shí)驗(yàn)室，山西太原 030051)

0 引言

采用MEMS工藝加工制作的電容式聲壓傳感器可在水下實(shí)現(xiàn)很好的聲特性阻抗的匹配，具有器件設(shè)計(jì)靈活、體積較小、易實(shí)現(xiàn)陣列集成[1]，且生產(chǎn)成本較低、靈敏度較高、適合批量化生產(chǎn)加工等特點(diǎn)，使得該類傳感器在水聲信號(hào)檢測(cè)方面具有很高的應(yīng)用價(jià)值與廣闊應(yīng)用前景。但由于電容式聲壓傳感器的敏感微結(jié)構(gòu)的靜態(tài)電容量一般處在pF量級(jí)左右，電容變化量處在fF量級(jí)甚至更低[2]，且針對(duì)不同頻段所設(shè)計(jì)的電容式聲壓傳感器組成陣列后，不同陣元接收聲信號(hào)時(shí)產(chǎn)生的電容變化量也不同，因此設(shè)計(jì)一種能夠檢測(cè)不同陣元的電容檢測(cè)電路，同時(shí)實(shí)現(xiàn)信號(hào)的采集與存儲(chǔ)，是電容式聲壓傳感器陣列應(yīng)用于水下環(huán)境、進(jìn)行水聲信號(hào)檢測(cè)的前提。

目前用于測(cè)量微小電容的方法有：交流電橋法[3]、開(kāi)關(guān)電容法、調(diào)制解調(diào)法、電荷放大法以及跨阻放大法等。本系統(tǒng)選用跨阻放大法[4]設(shè)計(jì)電容檢測(cè)電路，通過(guò)可編程增益跨阻放大器構(gòu)建程控放大電路，并通過(guò)FPGA控制增益大小選擇用以匹配傳感器陣列的不同陣元，實(shí)現(xiàn)電容變化量到電壓信號(hào)的轉(zhuǎn)化。該方案相較于針對(duì)不同的傳感器陣元設(shè)計(jì)不同的檢測(cè)電路更加靈活，適用性更廣。

1 電容式聲壓傳感器陣列

電容式聲壓傳感器實(shí)際上類似一個(gè)微型化的、底部電極固定、頂部電極可以振動(dòng)的平板電容，其工作原理是利用了平板電容兩極板間的靜電力和頂部電極(即振動(dòng)薄膜)自身的結(jié)構(gòu)應(yīng)力之間的力平衡。當(dāng)振動(dòng)薄膜接收到聲波時(shí)，振動(dòng)薄膜會(huì)由于一定頻率的聲壓作用產(chǎn)生相應(yīng)頻率的振動(dòng)，從而使電容傳感器上、下電極的間距發(fā)生改變，引起電容值的變化，從而實(shí)現(xiàn)了聲波的接收和檢測(cè)。電容式聲壓傳感器微結(jié)構(gòu)如圖1所示。

圖1 電容式聲壓傳感器微結(jié)構(gòu)

電容式聲壓傳感器的振膜厚度與直徑與傳感器諧振頻率相關(guān)，硅油孔大小與靈敏度相關(guān)[5]。電容式聲壓傳感器陣列共4個(gè)陣元，每個(gè)陣元諧振頻率不同，用于檢測(cè)4路聲壓信號(hào)。

2 基于FPGA的系統(tǒng)總體結(jié)構(gòu)

本系統(tǒng)主要由信號(hào)處理模塊，A/D轉(zhuǎn)換、FIFO數(shù)據(jù)緩存模塊與存儲(chǔ)模塊組成，F(xiàn)PGA主控單元選用SPARTAN-6系列的XC6SLX9芯片，通過(guò)Verilog硬件描述語(yǔ)言與原理圖混合編程實(shí)現(xiàn)全部時(shí)序的控制。系統(tǒng)總體結(jié)構(gòu)圖如圖2所示，其中電容式聲壓傳感器信號(hào)的檢測(cè)、采集與存儲(chǔ)是本文的設(shè)計(jì)核心，包括傳感器信號(hào)檢測(cè)電路、FPGA邏輯控制、微弱信號(hào)處理模塊、數(shù)據(jù)緩存模塊與Flash存儲(chǔ)模塊的設(shè)計(jì)。

圖2 系統(tǒng)總體結(jié)構(gòu)圖

3 系統(tǒng)硬件設(shè)計(jì)

3.1 電容式聲壓傳感器信號(hào)檢測(cè)

本系統(tǒng)采用可編程增益跨阻放大器構(gòu)建程控放大電路[6]，增益大小分別設(shè)置為1倍、2倍、4倍、8倍、16倍、32倍，增益路徑預(yù)設(shè)為FB0。主控單元FPGA將通過(guò)SPI總線控制ADA4350選擇與傳感器相匹配的增益路徑。串行工作模式下，用于選擇不同跨阻增益路徑的編碼如表1所示。

3.2 微弱信號(hào)調(diào)理電路

直流偏置電壓施加在電容式聲壓傳感器兩端，傳感器輸出電流值為nA到μA級(jí)別，經(jīng)過(guò)跨阻放大電路轉(zhuǎn)化為電壓值為μV到mV級(jí)別，仍屬于非常微弱的信號(hào)且易被復(fù)雜的水下環(huán)境背景噪聲淹沒(méi)，本系統(tǒng)通過(guò)信號(hào)調(diào)理電路對(duì)經(jīng)由跨阻放大后的傳感器信號(hào)進(jìn)行預(yù)處理，調(diào)理電路采用雙電源供電，對(duì)信號(hào)進(jìn)行放大與濾波，信號(hào)增益設(shè)置為33.98 dB，通帶范圍為5～5 kHz。信號(hào)調(diào)理電路采用具有超低噪聲和高共模抑制比的儀表放大器INA163實(shí)現(xiàn)傳感器信號(hào)的放大。為濾除水聲信號(hào)中摻雜的高頻成分毛刺，需對(duì)信號(hào)進(jìn)行低通濾波處理，選取具有超低噪聲、超低失真度、單位增益穩(wěn)定的電壓反饋型運(yùn)算放大器ADA4898搭建Sallen-Key結(jié)構(gòu)型四階低通濾波電路[7]，該濾波電路的設(shè)計(jì)使用可降低信號(hào)的失真度以及壓縮噪聲帶寬。電容式聲壓傳感器微弱信號(hào)調(diào)理電路基本結(jié)構(gòu)如圖3所示。

表1 ADA4350串行工作模式命令

3.3 A/D轉(zhuǎn)換模塊

A/D轉(zhuǎn)換模塊芯片采用微功耗采樣AD7606來(lái)完成對(duì)電容式聲壓傳感器輸出模擬信號(hào)到數(shù)字信號(hào)的轉(zhuǎn)換[8]。本系統(tǒng)設(shè)置AD7606工作狀態(tài)為：并行接口模式(16位)輸出；設(shè)置采樣率為4 ksps；模擬信號(hào)輸入電壓范圍為±5 V；16倍過(guò)采樣進(jìn)行采集轉(zhuǎn)換；使用片內(nèi)內(nèi)置的2.5 V帶隙基準(zhǔn)電壓源。轉(zhuǎn)換開(kāi)始前，Reset上升沿復(fù)位AD7606，復(fù)位信號(hào)至少保持50 ns；復(fù)位后CONVSTA與CONVSTB上升沿開(kāi)啟模數(shù)轉(zhuǎn)換，轉(zhuǎn)換開(kāi)始后BUSY輸出為高直至所有通道完成轉(zhuǎn)換，拉低片選信號(hào)CS，使能數(shù)據(jù)幀傳輸。

3.4 FIFO數(shù)據(jù)緩存模塊

FIFO緩存模塊是一個(gè)帶有控制邏輯模塊的先進(jìn)先出的數(shù)據(jù)存儲(chǔ)陣列[9]，用于解決異步時(shí)鐘之間的接口電路通信問(wèn)題。為使A/D采集到的數(shù)據(jù)寫入FPGA的速度與Flash的存儲(chǔ)速度相匹配，同時(shí)避免發(fā)生亞穩(wěn)態(tài)和產(chǎn)生毛刺，本系統(tǒng)采用具有讀寫功能的存儲(chǔ)單元FIFO作為異步時(shí)鐘域之間的隔離接口以實(shí)現(xiàn)高速數(shù)據(jù)的緩沖。XC6SLX9內(nèi)部配置有32個(gè)Block RAM，每個(gè)Block RAM塊容量為18 KBit，這里利用兩個(gè)Block RAM以實(shí)現(xiàn)寬度為16 bit、總?cè)萘繛? KByte的FIFO緩存模塊。配置方式為雙端口RAM 模式，一個(gè)端口在寫信號(hào)的控制下寫入經(jīng)模數(shù)轉(zhuǎn)換后得到的數(shù)字信號(hào)，并存儲(chǔ)在緩沖器中，另一個(gè)端口在讀信號(hào)的控制下讀取數(shù)據(jù)，并轉(zhuǎn)存到Flash存儲(chǔ)器中。FIFO模塊與Flash存儲(chǔ)模塊邏輯連接如圖4所示。

圖3 微弱信號(hào)調(diào)理電路基本結(jié)構(gòu)

圖4 FIFO數(shù)據(jù)緩存模塊與Flash存儲(chǔ)模塊邏輯連接圖

3.5 Flash存儲(chǔ)模塊

本系統(tǒng)采用NAND型Flash芯片K9WBG08U1M，F(xiàn)lash基本操作包括寫入、讀取和擦除，其中寫入/讀取操作是以page頁(yè)為基本單位；擦除操作是以block塊為基本單位[10]。在寫入字節(jié)地址、頁(yè)地址和塊地址后，將會(huì)判斷OFFSET(控制邏輯根據(jù)雙口RAM的寫入地址addra和讀取地址addrb的偏差值來(lái)判斷FIFO中是否存入數(shù)據(jù))是否為零，若為零則等待雙口RAM寫入數(shù)據(jù)，否則將數(shù)據(jù)從B口讀出。Flash頁(yè)編程流程圖如圖5所示。

圖5 FLASH頁(yè)編程流程圖

圖6 系統(tǒng)測(cè)試示意圖

4 系統(tǒng)測(cè)試

系統(tǒng)測(cè)試如圖6所示，測(cè)試過(guò)程采用比較校準(zhǔn)法[11-12]，將電容式聲壓傳感器陣列彈性懸掛于機(jī)械回轉(zhuǎn)桿上，并將標(biāo)準(zhǔn)聲壓水聽(tīng)器放入駐波桶內(nèi)，使兩者處于同一水平面上、同時(shí)接收由駐波桶底部發(fā)射換能器發(fā)出的聲信號(hào)。測(cè)試使用的標(biāo)準(zhǔn)聲壓水聽(tīng)器靈敏度為-193 dB(0 dB ref 1 V/μPa)。測(cè)試過(guò)程中從50 Hz～5 kHz，以1/3倍頻程為步長(zhǎng)，對(duì)電容式聲壓傳感器的輸出信號(hào)進(jìn)行采集與存儲(chǔ)，并通過(guò)示波器讀取并記錄標(biāo)準(zhǔn)聲壓水聽(tīng)器的輸出電壓值。通過(guò)MATLAB程序?qū)?shù)據(jù)進(jìn)行處理。測(cè)試結(jié)果選取一路陣元信號(hào)顯示；電容式聲壓傳感器與標(biāo)準(zhǔn)聲壓水聽(tīng)器輸出電壓值對(duì)比如圖7、圖8所示。

圖7、圖8測(cè)試結(jié)果表明：通過(guò)改變?cè)鲆媛窂?、提高增益能夠明顯提高電容式聲壓傳感器的輸出信號(hào)大小。

圖7 選取增益路徑FB0時(shí)輸出電壓值對(duì)比圖

圖8 選取增益路徑FB3時(shí)輸出電壓值對(duì)比圖

駐波桶發(fā)射頻率為630 Hz的單頻信號(hào)，通過(guò)本系統(tǒng)對(duì)電容式聲壓傳感器陣列進(jìn)行信號(hào)采集與存儲(chǔ)，并通過(guò)上位機(jī)顯示，圖9所示為該系統(tǒng)檢測(cè)信號(hào)的頻譜分析圖。

圖9(a)、圖9(b)測(cè)試結(jié)果表明該系統(tǒng)可實(shí)現(xiàn)傳感器陣列不同陣元的聲信號(hào)檢測(cè)。

5 結(jié)束語(yǔ)

本系統(tǒng)基于FPGA成功設(shè)計(jì)了一套應(yīng)用于電容式聲壓傳感器陣列的信號(hào)采集存儲(chǔ)系統(tǒng)。測(cè)試結(jié)果表明，本系統(tǒng)可成功對(duì)電容式聲壓傳感器陣列拾取的聲壓信號(hào)進(jìn)行采集與存儲(chǔ)，信號(hào)傳輸快、數(shù)據(jù)存儲(chǔ)穩(wěn)定。本系統(tǒng)在實(shí)現(xiàn)電容式聲壓傳感器陣列信號(hào)檢測(cè)方面具有較好的應(yīng)用前景。

(a)4通道增益路徑均為FB2時(shí)檢測(cè)信號(hào)頻譜圖

(b)調(diào)整各通道增益路徑后檢測(cè)信號(hào)頻譜圖圖9 系統(tǒng)檢測(cè)信號(hào)頻譜分析圖