AGC環(huán)路設(shè)計(jì)的Matlab-Simulink模型建模及驗(yàn)證

井永成 尹軍艦 李仲茂 唐舸宇 冷永清

關(guān)鍵詞： 自動(dòng)增益控制; Matlab?Simulink模型; 環(huán)路設(shè)計(jì); 高動(dòng)態(tài); 時(shí)域模型; 功率域模型

中圖分類號(hào)： TN108+.4?34 ? ? ? ? ? ? ? ? ? ? ?文獻(xiàn)標(biāo)識(shí)碼： A ? ? ? ? ? ? ? ? ? ? ?文章編號(hào)： 1004?373X（2019）06?0083?05

Abstract： A complete automatic gain control （AGC） loop model based on the Matlab?Simulink is constructed and verified. The model can analyze the AGC control process from two respects of time amplitude and power amplitude， and well display and predict the loop feature， so as to conveniently evaluate whether the AGC loop can meet the requirements of the system. With the assist of the model， a high dynamic AGC loop with its input dynamic range of –72～–12 dBm and output dynamic range of –19.7～–19.2 dBm is implemented， taking the variable gain amplifier， radio detector， analog?to?digital converter， digital?to?analog converter and field programmable gate array （FPGA） as core devices. The output power difference of the loop simulation and actual test is less than 1.3 dB， and the control time processes are consistent， which indicates that the simulation results of the AGC loop are basically consistent with its actual test results.

Keywords： automatic gain control; Matlab?Simulink model; loop design; high dynamic; time?domain model; power?domain model

0 ?引 ?言

隨著接收機(jī)與信源間距離遠(yuǎn)近的變化，天線端接收到的信號(hào)功率具有很大的波動(dòng)[1?2]。為使基帶能夠正確解調(diào)信號(hào)，接收機(jī)前端需根據(jù)輸入信號(hào)的強(qiáng)度自動(dòng)調(diào)整其增益，從而得到電平相對(duì)穩(wěn)定的輸出信號(hào)，這項(xiàng)功能是由系統(tǒng)中的自動(dòng)增益控制（Automatic Gain Control，AGC）環(huán)路實(shí)現(xiàn)的。

在AGC環(huán)路中，環(huán)路結(jié)構(gòu)和算法是影響AGC環(huán)路性能的重要因素，因此如何保證算法和環(huán)路結(jié)構(gòu)的有機(jī)統(tǒng)一，是實(shí)現(xiàn)高性能AGC的難點(diǎn)。針對(duì)以上問題，相關(guān)文獻(xiàn)利用Matlab?Simulink建模仿真的方式來搭建電路結(jié)構(gòu)，驗(yàn)證算法的合理性，進(jìn)而評(píng)估整個(gè)通信系統(tǒng)乃至AGC環(huán)路的性能[3?5]。該方法可以從原理上對(duì)算法進(jìn)行驗(yàn)證，且算法的修改靈活、簡便。然而之前的工作僅涉及算法仿真，沒有在實(shí)際電路調(diào)試中體現(xiàn)出應(yīng)用價(jià)值。本文基于Matlab?Simulink建立一種新的AGC模型，該模型從理論上分析AGC環(huán)路的性能，提取關(guān)鍵參數(shù)，并將該關(guān)鍵參數(shù)應(yīng)用于實(shí)際電路調(diào)試，極大地縮短了調(diào)試周期。

1 ?構(gòu)建AGC環(huán)路

AGC環(huán)路可由模擬器件構(gòu)成，也可由數(shù)字、模擬器件混合構(gòu)成，本文分析的數(shù)/模混合構(gòu)建的AGC環(huán)路，由檢波器、可變?cè)鲆娣糯笃鳎╒ariable Gain Amplifier，VGA）和ADC，DAC等電路元件構(gòu)成。如圖1所示，輸入信號(hào)經(jīng)過兩級(jí)相同的VGA放大后，通過耦合器向檢波器饋入適當(dāng)電平的信號(hào)，檢波器的輸出電壓VDET由ADC轉(zhuǎn)換為數(shù)字量，再由AGC算法單元進(jìn)行數(shù)據(jù)處理，處理結(jié)果決定DAC的輸出電壓，從而控制VGA的增益。其中：IFin為輸入信號(hào);IFout為輸出信號(hào);VG為VGA的控制電壓;VDET為檢波器輸出電壓。

2 ?AGC環(huán)路模型

隨著電路結(jié)構(gòu)的確定，電路中各個(gè)元件的選擇，以及元件與AGC算法的匹配問題成為能否實(shí)現(xiàn)AGC環(huán)路的關(guān)鍵。所以，需要對(duì)各個(gè)元件的通用模型建模，模擬實(shí)際電路，以降低實(shí)際電路的研發(fā)成本，提高效率。

基于AGC環(huán)路結(jié)構(gòu)和各部分的特性構(gòu)建了圖2所示的AGC時(shí)域模型，其中模塊1～模塊4分別為AGC輸入信號(hào)發(fā)生器、可變?cè)鲆娣糯笃髂Ｐ?、功率檢測(cè)器的模型以及AGC的算法模型。工作原理如下：通過AGC輸入信號(hào)發(fā)生器生成脈沖型的包絡(luò)信號(hào)，該信號(hào)經(jīng)可變放大器增益模型VGA1和VGA2放大后，由功率檢波器模塊檢測(cè)被放大后的信號(hào)功率，并將檢測(cè)值送入AGC算法模塊進(jìn)行數(shù)據(jù)處理，根據(jù)處理結(jié)果決定VGA1和VGA2的控制電壓，進(jìn)而控制增益，達(dá)到調(diào)整信號(hào)幅度的目的。

輸入信號(hào)發(fā)生器利用不同幅度的正弦波與不同相位的方波做點(diǎn)乘、疊加運(yùn)算可模擬周期性變化的功率信號(hào)，用作AGC系統(tǒng)的激勵(lì)。

可變?cè)鲆娣糯笃鞯脑鲆婧涂刂齐妷旱年P(guān)系有對(duì)數(shù)型、線性型、指數(shù)型等，但對(duì)數(shù)型具有更寬的增益范圍[9?10]，更符合實(shí)際系統(tǒng)需求，所以本文選用對(duì)數(shù)型進(jìn)行建模。

功率檢測(cè)器的模型如圖4所示，輸入信號(hào)經(jīng)過限幅器1做半波整流得到正弦波的正半周期，在經(jīng)低通濾波器得到其直流分量，該直流分量代表了輸入正弦波的幅度，又通過轉(zhuǎn)換公式模塊將電壓幅度值轉(zhuǎn)換為功率值，最后根據(jù)所采用的檢波器模型插入檢波公式得到檢波電壓值。由于檢波器輸出電壓的區(qū)間受到供電電壓與器件特性的限制，因此最后經(jīng)過限幅器2限制合理的輸出電壓范圍，得到最終的輸出VDET。

根據(jù)不同檢波器特性可知，均方根檢波器可以用于各種波形的信號(hào)功率檢測(cè)。檢波公式的輸出電壓VDET與被檢測(cè)功率Pout在正常工作區(qū)域符合式（2）的線性關(guān)系。

3 ?結(jié)果與分析

為了測(cè)試AGC模型的實(shí)際應(yīng)用效果，經(jīng)過研究，選擇相應(yīng)的VGA器件[6]和功率檢波器[7]并搭建電路進(jìn)行驗(yàn)證。根據(jù)所選器件特性可知，式（1）和式（2）中，k取50，b取-5，k1取0.05，b1取2.65。目標(biāo)功率Paim選定為-20.5 dBm。

AGC控制過程的時(shí)域模型仿真及實(shí)測(cè)結(jié)果如圖5、圖6所示。

從圖5可以觀察到，輸入信號(hào)為周期性的脈沖型的包絡(luò)信號(hào)，輸出信號(hào)為有周期性的窄脈沖凸起的包絡(luò)信號(hào)，VGA的控制電壓波形也呈周期性變化，且變化周期和輸入信號(hào)的周期相同，但變化趨勢(shì)和輸入信號(hào)恰好相反。隨著輸入信號(hào)的幅度由大變小，檢波電壓VDET呈現(xiàn)一個(gè)負(fù)向的不規(guī)則的窄脈沖;隨著輸入信號(hào)的幅度由小變大，檢波電壓VDET呈現(xiàn)一個(gè)正向的不規(guī)則的窄脈沖，輸出信號(hào)呈現(xiàn)窄脈沖包絡(luò)信號(hào);其余時(shí)間、檢波電壓VDET和輸出信號(hào)均保持一個(gè)恒定值。該正負(fù)脈沖的寬度近似等同于橢圓形標(biāo)注所顯示的VGA1和VGA2之間的調(diào)整時(shí)延，也近似等同于輸出信號(hào)的窄脈沖寬度。這是因?yàn)锳GC環(huán)路存在響應(yīng)時(shí)間，即從檢波器檢測(cè)到輸入信號(hào)變化到VGA的控制電壓做出調(diào)整所需的時(shí)間。這期間VGA的增益保持不變，輸入信號(hào)的波動(dòng)呈現(xiàn)在輸出信號(hào)和檢波電壓的波形之上。

從圖6可以觀察到，中頻輸入信號(hào)為周期性的脈沖信號(hào)，該輸入信號(hào)由矢量信號(hào)發(fā)生器產(chǎn)生，其功率以800 μs為周期變化，其中400 μs功率為-10 dBm，另外400 μs功率為0。中頻輸出信號(hào)有周期性的窄脈沖凸起，VGA的控制電壓VG和輸入信號(hào)的周期相同，但是變化趨勢(shì)相反。檢波器的檢波電壓VDET的變化趨勢(shì)基本和圖5中檢波電壓波形一致，但是在功率為0的時(shí)間段內(nèi)，VDET快速下降至一個(gè)較低的電平，隨后隨著VG的升高而漸漸升高。這是因?yàn)樗褂玫臋z波器AD8362為均方根檢波器[7]，其檢測(cè)功率為工作頻帶內(nèi)積分總功率而非峰值功率。在目標(biāo)頻率兩側(cè)，噪聲也被VGA放大而具有一定功率，因此即使輸入信號(hào)為零，檢波器仍能檢測(cè)到一個(gè)非零的積分噪聲功率，且該功率隨VGA增益的增加而增大。因此，圖6中輸入功率由高變低時(shí)，控制電壓與檢波電壓出現(xiàn)了較緩慢的非理想上升過程。除此之外，兩圖所呈現(xiàn)的AGC行為基本一致，仿真和實(shí)測(cè)結(jié)果吻合。

AGC的功率域模型的仿真結(jié)果與實(shí)測(cè)結(jié)果如圖7、圖8所示。

從圖7可以觀察到，輸入信號(hào)的功率范圍為-100～0 dBm。當(dāng)輸入信號(hào)的功率范圍為-79.1 ～-19.49 dBm時(shí)，輸出信號(hào)的功率被穩(wěn)定地控制在

-20.5 dBm，與所設(shè)定的目標(biāo)功率值相同。當(dāng)輸入信號(hào)的功率范圍為-100～-79.1 dBm時(shí)，VGA的控制電壓保持最大值，可變?cè)鲆娣糯笃鞅３肿畲笤鲆?，所以輸出信?hào)的功率隨輸入信號(hào)功率的增大而增大。當(dāng)輸入信號(hào)的功率范圍為-19.49～0 dBm時(shí)，VGA的控制電壓保持最小值，可變?cè)鲆娣糯笃鞅３肿钚≡鲆?，輸出信?hào)的功率也隨輸入信號(hào)功率的增大而增大。在輸入信號(hào)很弱或很強(qiáng)這兩種情況下，輸入信號(hào)強(qiáng)度超出了AGC可調(diào)整的范圍。根據(jù)以上的分析，通過仿真結(jié)果，該模型可以預(yù)測(cè)實(shí)際AGC電路中調(diào)整范圍的大小和調(diào)整特性。

從圖8可以觀察到，輸入信號(hào)的功率范圍為-100～0 dBm。當(dāng)輸入信號(hào)的功率范圍為-72～-12 dBm時(shí)，輸出信號(hào)的功率被穩(wěn)定地控制在-19.7～-19.2 dBm之間。當(dāng)輸入信號(hào)的功率范圍為-100～-72 dBm時(shí)，VGA的控制電壓保持最大值，可變?cè)鲆娣糯笃鞅３肿畲笤鲆?，所以輸出信?hào)的功率隨輸入信號(hào)功率的增大而增大。當(dāng)輸入信號(hào)的功率范圍為-12～0 dBm時(shí)，VGA的控制電壓保持最小值，可變?cè)鲆娣糯笃鞅３肿钚≡鲆?，輸出信?hào)的功率也隨輸入信號(hào)功率的增大而增大。在輸入信號(hào)很弱或很強(qiáng)兩種情況下，輸入信號(hào)強(qiáng)度超出了AGC可調(diào)整的范圍。

通過與圖7對(duì)比，AGC環(huán)路實(shí)際可控輸入范圍為-72～-12 dBm，這與模型預(yù)測(cè)的-79.1～-19.49 dBm具有約7 dB的平移關(guān)系，這是噪聲與檢波器的均方根特性等非理想因素導(dǎo)致的。另外，因?yàn)V波器等無源器件參數(shù)的改變導(dǎo)致通道固定衰減及耦合系數(shù)發(fā)生變化，實(shí)際的AGC電路輸出功率范圍為-19.7～-19.2 dBm，和模型預(yù)測(cè)20.5 dBm相比，最大誤差為1.3 dB;除此之外，兩圖呈現(xiàn)的AGC行為基本一致，實(shí)測(cè)結(jié)果很好地印證了仿真結(jié)果。

4 ?結(jié) ?論

本文提出一種基于Matlab?Simulink的新高動(dòng)態(tài)AGC環(huán)路模型。該模型從時(shí)域和功率的角度，分析了AGC環(huán)路的動(dòng)態(tài)特性。在該模型的輔助下，實(shí)現(xiàn)了一種輸入功率為-72～-12 dBm，輸出功率為-19.7～

-19.2 dBm的高動(dòng)態(tài)AGC電路。該AGC環(huán)路的實(shí)測(cè)結(jié)果與仿真結(jié)果基本吻合，表明該模型具有良好的預(yù)測(cè)與分析特性。

參考文獻(xiàn)

[1] SONG Y， YU X， JIN Z， et al. A 49?dB DR wide locking range hybrid AGC for an ISM?band receiver in 0.18 μm CMOS [C]// Proceedings of IEEE International Symposium on Radio?Frequency Integration Technology. Hefei： IEEE， 2014： 1?3.

[2] 池保勇，余志平，石秉學(xué).CMOS射頻集成電路分析與設(shè)計(jì)[M].北京：清華大學(xué)出版社，2006.

CHI Baoyong， YU Zhiping， SHI Bingxue. Analysis and design of CMOS RF integated circuits [M]. Beijing： Tsinghua University Press， 2006.

[3] 尹立賢.基于Simulink模擬與數(shù)字通信系統(tǒng)建模研究[J].信息化建設(shè)，2016（5）：66.

YIN Lixian. Modeling of analog and digital communication system based on Simulink [J]. Informatization construction， 2016（5）： 66.

[4] 高穎，馮浩，張順，等.基于Simulink的模擬與數(shù)字通信系統(tǒng)建模與仿真[J].現(xiàn)代電子技術(shù)，2013，36（7）：64?67.

GAO Ying， FENG Hao， ZHANG Shun， et al. Modeling and simulation of analog and digital communication systems based on Simulink [J]. Modern electronics technique， 2013， 36（7）： 64?67.

[5] 陳永森，吳海.基于Simulink的數(shù)字AGC系統(tǒng)設(shè)計(jì)與仿真[J].艦船電子對(duì)抗，2010，33（5）：88?91.

CHEN Yongsen， WU Hai. Design and simulation of digital AGC system based on Simulink [J]. Shipboard electronic countermeasure， 2010， 33（5）： 88?91.

[6] Analog Devices Inc. AD8367： 500MHz， linear?in?dB VGA with AGC detector （Rev. A） [EB/OL]. [2005?07?05]. http：//www.analog.com/media/en/technical?documentation/evaluation?documentation/AD8367.pdf.

[7] Analog Devices Inc. AD8362： 50 Hz to 3.8 GHz 65 dB TruPwr? detector （Rev. F） [EB/OL]. [2016?09?15]. https：//www.analog.com/media/en/technical?documentation/data?sheets/AD8362.pdf.

[8] 樊昌信，曹麗娜.通信原理[M].北京：國防工業(yè)出版社，2016.

FAN Changxin， CAO Lina. Principles of communications [M]. Beijing： National Defense Industry Press， 2016.

[9] 蘇明.短波接收機(jī)前端大范圍AGC控制電路的研制[D].武漢：武漢理工大學(xué)，2012.

SU Ming. The design of the large range AGC control circuit in the front?end of short?wave receiver [D]. Wuhan： Wuhan University of Technology， 2012.

[10] KHOURY J M. On the design of constant settling time AGC circuits [J]. IEEE transactions on circuits and systems II： analog & digital signal processing， 1998， 45（3）： 283?294.