基于FPGA的波形測量裝置設(shè)計

陳北辰 李偉鋒 崔華

摘要：本文提出了一種基于FPGA的波形測量裝置的設(shè)計方案，對裝置的整體結(jié)構(gòu)、硬件實現(xiàn)和軟件設(shè)計過程進行了闡述。實驗測試結(jié)果表明，系統(tǒng)具有結(jié)構(gòu)簡單、準(zhǔn)確度好、可靠性強等特點，可以實現(xiàn)方波、三角波及正弦波的幅度、頻率、占空比等參數(shù)的測量，具有一定的工程應(yīng)用價值。

關(guān)鍵詞：波形測量;FPGA;Quartus II

中圖分類號：TN741 文獻標(biāo)識碼：A 文章編號：1007-9416（2019）12-0185-02

電子工程技術(shù)中，經(jīng)常需要對波形的幅度、頻率、占空比、相位、斜率等特性參數(shù)進行測量。本文在對相關(guān)測量技術(shù)原理研究的基礎(chǔ)上，提出了一種以FPGA為核心，能完成對方波、三角波及正弦波特性參數(shù)測量的裝置設(shè)計方案。

1 測量原理

1.1 頻率測量

頻率測量采用等精度測頻法，將被測信號與閘門信號同步，獲得門限信號;在門限信號為“高”期間，對系統(tǒng)時鐘信號和被測信號分別進行計數(shù)，獲得Nf和Ns，系統(tǒng)時鐘頻率記為Sf，通過計算獲得信號頻率f0。

（1）

1.2 幅度測量

幅度測量采用閾值法，首先進行波形峰值的提取，通過ADC對信號幅值進行連續(xù)采樣，實現(xiàn)波形幅度參數(shù)的測量，幅度測量值如下式所示，式中N代表峰值，VIN代表信號當(dāng)前幅度值。

（2）

1.3 相位測量

相位測量采用計數(shù)測相法，將相位不同的兩組正弦信號（F1、F2）送入比較器，獲得兩組方波信號（S1、S2），用采樣脈沖對兩組方波信號進行填充;對填充后的兩組方波信號進行異或，獲得信號X1，單系統(tǒng)時鐘周期內(nèi)對X1的計數(shù)值為N，此計數(shù)值即為兩正弦信號的相位差φ，測量原理如下式，式中T為被測信號周期，Ts為系統(tǒng)時鐘周期，f為被測信號頻率，fs為系統(tǒng)時鐘頻率。

（3）

1.4 占空比測量

占空比測量采用平均值法，從信號幅度中值點Xm處取一個信號周期，分別對幅度大于Xm和小于Xm的周期進行計數(shù)，獲得Tc和Td，信號的占空比τ可通過下式計算。

（4）

1.5 斜率測量

斜率測量采用閾值法，以三角波峰值電壓的80%為閾值，通過比較器將三角波轉(zhuǎn)換為方波，通過不同電平計數(shù)值實現(xiàn)斜率的測量。其原理如下式，式中Vmax為三角波幅度峰值，N為計數(shù)值，T為系統(tǒng)時鐘周期。

（5）

2 波形測量裝置整體設(shè)計

根據(jù)波形特性參數(shù)測量的需求，裝置整體結(jié)構(gòu)設(shè)計如圖1所示。該裝置主要由FPGA核心處理單元、數(shù)據(jù)采集單元和人機口單元組成。

3 硬件核心單元設(shè)計

裝置的硬件核心單元包括FPGA電路、時鐘源電路、高速ADC電路、顯示電路、供電電路和通信電路。

（1）FPGA核心電路：裝置以EP4CE6F17C8作為控制核心，實現(xiàn)高速ADC轉(zhuǎn)換結(jié)果的存儲與處理、參數(shù)測量計算、觸發(fā)控制及人機對話功能。（2）時鐘源電路：時鐘源為FPGA和高速ADC提供時鐘基準(zhǔn)，本次設(shè)計中采用PLL技術(shù)實現(xiàn)多頻率時鐘源的設(shè)計，可以提供32MHz、4MHz、1MHz和40KHz的時鐘基準(zhǔn)。（3）高速ADC電路：裝置中，采用AD9226實現(xiàn)高速ADC功能，完成對被測信號幅度值的測量。（4）人機接口電路：裝置使用TM043NBH02液晶顯示器完成測量結(jié)果的顯示，配合按鍵可以實現(xiàn)測量參數(shù)的設(shè)定、輸入信號類型及量程的選擇等功能。（5）供電電路：裝置采用USB供電形式，提供+5V、+3.3V、+2.5V分別為FPGA單元、高速ADC單元和人機接口單元提供電源。（6）通信電路：裝置提供RS232/485及USB通信接口，實現(xiàn)裝置與PC、移動存儲設(shè)備間的數(shù)據(jù)交換。

4 軟件設(shè)計

裝置的軟件設(shè)計主要實現(xiàn)觸發(fā)控制、采樣、數(shù)據(jù)處理、人機接口等功能。裝置首先完成系統(tǒng)的初始化，然后根據(jù)實驗人員設(shè)定的測量條件和環(huán)境，完成采樣、存儲、處理等數(shù)據(jù)處理過程，并將測量結(jié)果顯示在液晶顯示器中。

5 結(jié)語

基于文中方案制作了實體裝置，并對裝置進行了測試。實驗測試結(jié)果表明，裝置在頻率1Hz～1MHz、幅度-5V～+5V的波形測量范圍內(nèi)，幅度分辨率由于1%、頻率分辨率優(yōu)于0.5%、占空比準(zhǔn)確率由于1%、相位分辨率優(yōu)于2%、三角波斜率分辨率優(yōu)于2%。該裝置結(jié)構(gòu)簡單、實時性好，便于安裝、調(diào)試，通用性及擴展性良好，可適用于常規(guī)信號波形特性測量場合下的應(yīng)用，具有良好的工程應(yīng)用價值。

參考文獻

[1] 何艷.基于FPGA的數(shù)字多道系統(tǒng)實現(xiàn)[D].重慶大學(xué)，2016.

[2] 黃明金.基于FPGA技術(shù)的虛擬數(shù)字存儲示波器的設(shè)計[D].成都理工大學(xué)，2011.

[3] 梁志國.脈沖波形占空比的數(shù)字化測量及不確定度分析[J].航空計測技術(shù)，2004（02）：21-24.

[4] 王宜結(jié).頻率測量及其VerilogHDL的實現(xiàn)方法[J].中國儀器儀表，2007（4）：36-38.

[5] Chandan Bhunia，Saikat Giri，Samrat Kar.A low-cost PC-based virtual oscilloscope[J] Educa-tion，IEEE Transactions on，2004（2）：295-299.

Design of? Waveform Measurement Device Based on FPGA

CHEN Bei-chen，LI Wei-feng，CUI Hua

（College of? Information and Control Engineering， Jilin Institute of? Chemical Technology， Jilin? Jilin? 132022）

Abstract：In this paper， a design of waveform measurement device based on FPGA is proposed， the overall architecture is presented， and the hardware realization as well as software design process of the device is introduced.The experimental results show that the system has the characteristics of simple structure， good accuracy and strong reliability. The system can realize the measurement of amplitude， frequency， duty ratio of square， triangle and sine wave， which has application value in engineering practice.

Key words：waveform measurement;FPGA;Quartus II