設(shè)備級的高精度時間同步

黃華明

【摘要】??? 本文介紹了在精確時間同步系統(tǒng)中，為實(shí)現(xiàn)設(shè)備與設(shè)備間高精度的時間同步而提出的一種新的接口設(shè)計方案。該方法不但大幅度提高同步精度，而且簡化了硬件接口設(shè)計。此外，對于將來更高精度的升級擴(kuò)展，長距離傳送和強(qiáng)干擾環(huán)境等特定場景的時間同步應(yīng)用也具備巨大的優(yōu)勢。

【關(guān)鍵詞】??? PTP??? 1PPS??? ToD??? RS422??? 1000BASE-X

一、引言

在PTP（Precise Time Protocol）分布式系統(tǒng)中，我們需要在本地設(shè)備之間同步ToD（Time of Day）并測量PTP系統(tǒng)的準(zhǔn)確性。ITU-T G.703和CCSA都定義了1PPS/ToD接口，接口提供串行ToD時間信息傳送和秒脈沖1PPS（One Pulse Per Second）信號作為相位指示。物理連接器采用RJ-45連接器，其電氣特性符合RS422標(biāo)準(zhǔn)。

本篇文章主要闡述當(dāng)前采用的RS422接口技術(shù)所具備的局限性，以及采用新型1000BASE-X接口傳輸1PPS/ToD原理和新設(shè)計在各項(xiàng)性能上的大幅提升。

二、當(dāng)前的接口實(shí)現(xiàn)方案

當(dāng)前的1PPS/ToD接口設(shè)計符合G.703和G.8271中規(guī)定的基于ITU-T V.11的相位和時間分配接口以及相關(guān)的CCSA/CMCC標(biāo)準(zhǔn)。

外部接口采用RS422接口進(jìn)行1PPS和ToD信息傳輸，采用RJ-45物理連接器，其電氣特性符合RS422標(biāo)準(zhǔn)的要求。

FPGA引腳輸出1PPS/ToD使用單端LVTTL電平。 在FPGA輸出到面板接口時，電平轉(zhuǎn)換芯片ADM2582E將單端LVTTL電平轉(zhuǎn)換為差分422電平輸出到面板。 同時，芯片將面板輸入1PPS/ToD的差分422電平轉(zhuǎn)換為單端LVTTL電平，并將其發(fā)送到FPGA。 具體實(shí)現(xiàn)框圖如圖1：

由于采用RS422標(biāo)準(zhǔn)1PPS/ToD接口，插入電平轉(zhuǎn)換芯片ADM2582E，該電平轉(zhuǎn)換芯片使得1PPS產(chǎn)生較大的上升時間（最大可達(dá)15納秒），這將會引入很大的1PPS采樣誤差，達(dá)到數(shù)納秒級別的誤差。同時，采用不同批次的電平轉(zhuǎn)換芯片ADM2582E，當(dāng)轉(zhuǎn)換電平時，1PPS信號延遲的差異會造成最終1PPS采樣時間點(diǎn)的差異，嚴(yán)重影響采樣1PPS的一致性，甚至可達(dá)到10納秒以上的差異。

此外，即使同一電平轉(zhuǎn)換芯片ADM2582E，隨著溫度等環(huán)境因素的變化，經(jīng)過ADM2582E芯片的1PPS信號延遲也會發(fā)生變化，這也會導(dǎo)致最終1PPS采樣時間點(diǎn)的差異，嚴(yán)重影響采樣精度，誤差可達(dá)數(shù)納秒。

綜上所述，采用RS422標(biāo)準(zhǔn)傳輸1PPS/ToD，由于物理特性和接口標(biāo)準(zhǔn)的局限性，在時間同步系統(tǒng)中會產(chǎn)生數(shù)十納秒的同步誤差，雖然可以滿足早期同步系統(tǒng)的要求，其允許微秒或數(shù)百納秒精度的同步誤差要求。但對于目前納秒級的高精度同步系統(tǒng)，這是不可接受的。

除了同步精度較差以外，使用該接口傳輸1PPS/ToD還不利于惡劣環(huán)境和長距離傳輸以及強(qiáng)電磁干擾等場合。同時，也很難升級擴(kuò)展到更高精度的同步系統(tǒng)應(yīng)用中。

三、改進(jìn)型設(shè)計方案

在改進(jìn)型設(shè)計中，采用1000BASE-X接口，1PPS和ToD信號被組合編碼為以下時序：

從圖2的時序圖可以看出，在空閑狀態(tài)下，信號線全部為0。當(dāng)PTP系統(tǒng)產(chǎn)生125Mhz的1PPS定時信號時，F(xiàn)PGA內(nèi)部鎖存當(dāng)前系統(tǒng)的ToD時間值。ToD主發(fā)送測內(nèi)部8ns寬度的125Mhz 時鐘下的1PPS脈沖，在SERDES串行數(shù)據(jù)線上表現(xiàn)為連續(xù)輸出的8個納秒高電平。 在連續(xù)8納秒高電平之后，插入128納秒低電平作為間隔。在該間隔之后，80位系統(tǒng)時間ToD信息和8位CRC校驗(yàn)值按照順序被串行編碼到SERDES數(shù)據(jù)線上。

改進(jìn)型設(shè)計框圖如下圖3：

改進(jìn)設(shè)計中使用1000BASE-X作為實(shí)現(xiàn)的示例。在ToD的主發(fā)送側(cè)，F(xiàn)PGA中的1PPS/ToD組合編碼將1PPS和80位的ToD信息組合成單個串行數(shù)據(jù)線，通過FPGA內(nèi)嵌SERDES硬核將數(shù)據(jù)串行化為1Ghz信號，并使用差分LVDS電平輸出到光模塊接口。

在ToD的從接收側(cè)，1Ghz串行數(shù)據(jù)流被解串并行化，但未被FPGA中內(nèi)嵌的SERDES硬核進(jìn)行原始數(shù)據(jù)的比特流對齊。通過從前一級輸入的并行1PPS/ToD，在1PPS/ToD組合解碼中，通過將代表1PPS的連續(xù)8個‘1的0xFF比特對齊，來恢復(fù)后續(xù)ToD信息，并獲得1PPS和接收系統(tǒng)采樣時鐘之間的相位差值phase_diff。

使用恢復(fù)的1PPS和ToD信息校準(zhǔn)從接收側(cè)的本地ToD計時器。更新校準(zhǔn)時，補(bǔ)償先前獲得的相位差phase_diff，這樣可以使同步校準(zhǔn)精度達(dá)到1納秒。

為了滿足更高精度的時間同步要求標(biāo)準(zhǔn)，可以使用更高頻率的SERDES接口。例如10G或100G，代替1Ghz接口。只要通過改變接口速率而不改變內(nèi)部功能實(shí)現(xiàn)，就能提高同步精度至一個甚至幾個數(shù)量級。因此，通過提高1PPS信號的SERDES檢測精度，可以很容易地升級到更高的時間同步精度。

使用上述改進(jìn)型接口設(shè)計方案，可使本地設(shè)備之間的ToD系統(tǒng)同步精度和PTP系統(tǒng)的測量精度提高一個數(shù)量級以上，并且可以提供具有更高精度的可擴(kuò)展升級設(shè)計。為5G新標(biāo)準(zhǔn)要求中的超高精度時間同步提供了強(qiáng)有力的保證。

四、結(jié)果及分析

使用1000BASE-X千兆光纖接口代替RS422接口作為1PPS/ToD信號傳輸接口。千兆光模塊直接連接到FPGA的SERDES引腳，將1PPS/ToD信息串行編碼為單條數(shù)據(jù)線，并使用LVDS差分電平直接通過千兆光纖接口傳輸。

與原有RSS422接口技術(shù)相比，主要優(yōu)點(diǎn)如下表：

五、結(jié)束語

本文所描述的通過新型傳送接口實(shí)現(xiàn)的設(shè)計方案，將1PPS和ToD信號合二為一，降低硬件實(shí)施成本;同時采用具有可擴(kuò)展工作頻率的硬件接口有助于擴(kuò)展到更高精度的時間同步;設(shè)計使用光信號接口代替電信號接口傳送1PPS/ToD信號，可應(yīng)用于更多實(shí)際場景，如長距離和強(qiáng)電磁干擾環(huán)境等。

參? 考? 文? 獻(xiàn)

[1] 中國移動高精度時間同步1PPS+ToD時間接口規(guī)范，中國移動通信有限公司發(fā)布，2010年

[2] ITU-T G.703. Physical/electrical characteristics of hierarchical digital interfaces， Apr，2016.

[3] ITU-T G.8271/Y.1366. Time and phase synchronization aspects of packet networks， Jul，2016.

黃華明，1976年9月，男，F(xiàn)PGA研發(fā)工程師，高級職稱。長期從事固網(wǎng)傳輸芯片開發(fā)。