(中國空空導(dǎo)彈研究院,河南 洛陽 471009)
軟件無線電技術(shù)在無線通信領(lǐng)域中具有很強(qiáng)的靈活性和開放性,其采用標(biāo)準(zhǔn)化,模塊化的結(jié)構(gòu),主要由天線、射頻前端、高速A/D轉(zhuǎn)換器、數(shù)字處理器及軟件組成,可以很容易實(shí)現(xiàn)擴(kuò)展和升級。因此,在電子戰(zhàn)和雷達(dá)系統(tǒng)中也廣泛使用,數(shù)字化接收機(jī)比傳統(tǒng)接收機(jī)具有很大的優(yōu)勢,是未來雷達(dá)接收機(jī)的重點(diǎn)發(fā)展方向[1]。
數(shù)字化接收機(jī)將中頻或射頻回波信號進(jìn)行A/D采樣,大大減少了模擬電路的溫度漂移、增益變化或直流電平漂移,可保留更多的信息;其回波信號的正交鑒相所得到的正交特性也是模擬接收機(jī)所無法比擬的,特別在多通道應(yīng)用中,采用數(shù)字化后,通道間的一致性得到保證[2-3]。并且在利用巴克碼調(diào)制的二相編碼波形后,可以使用脈沖壓縮技術(shù)提高目標(biāo)的距離分辨率。
本文設(shè)計了一種4通道高速數(shù)字處理機(jī),使用4通道250MHz的高速ADC和Kintex-7 FPGA 芯片XC7K325T作為主體,對回波進(jìn)行采樣、數(shù)字下變頻、脈沖壓縮、IQ正交和濾波,將得到多普勒信號通過USB接口傳送到上位機(jī),通過數(shù)字仿真和實(shí)測,驗(yàn)證了數(shù)字處理機(jī)的良好性能。
電路設(shè)計是建立完整的硬件平臺,具備高速多通道采樣、數(shù)字處理及算法實(shí)現(xiàn)、電源分配、控制信號和數(shù)據(jù)通信接口等功能。其系統(tǒng)如圖1所示。
圖1 數(shù)字處理機(jī)工作框圖
數(shù)字處理機(jī)采用高速ADC對回波信號數(shù)字化,高速時鐘分成二路給ADC和FPGA,以保持同步。在數(shù)據(jù)通信中使用RS-422和LVDS方式進(jìn)行傳輸,提高數(shù)據(jù)抗干擾能力。選用的ADC是TI公司的4通道ADS4449,分辨率14位,采樣率高達(dá)250 MSPS,使用DDR LVDS并行輸出。選用的XC7K325T具有HP IO功能,在1.8 V電源下兼容LVDS接口。
在ADC電路設(shè)計中,其前端接收電路設(shè)計至關(guān)重要,影響信號的SNR、幅度、線性度等,在本設(shè)計中,采用無源變壓器實(shí)現(xiàn)單轉(zhuǎn)差分設(shè)計,前級電路的工作帶寬中心設(shè)置為90 MHz,設(shè)計的接收帶寬如圖2所示。
圖2 輸入工作帶寬
ADS4449 是一款高線性、四通道、14位、250 MSPS模數(shù)轉(zhuǎn)換器。此器件針對低功耗和高無雜散動態(tài)范圍而設(shè)計,具有低噪聲性能以及在寬輸入頻率范圍內(nèi)出色的SFDR。ADC通過SPI方式進(jìn)行設(shè)置,可選多種工作模式。
影響ADC的另一個重要指標(biāo)是孔徑抖動,由孔徑抖動所限制的SNR為:
SNR=-20lg(2πfaΔtrms)
(1)
式中,fa為模擬信號輸入頻率,Δtrms是孔徑抖動的均方值,其與模擬信號的輸入成正比。ADS4449的孔徑抖動Δtrms=140 fs,其SNR最大為71 dB。
XC7K325T是設(shè)計的核心器件,主要的數(shù)據(jù)處理和算法都在其進(jìn)行。FPGA采用的是BPI配置方式,使用的配置芯片為PC28F512P30T,具有500 Mb的存貯空間。在電路設(shè)計中要考慮到器件對電源上電要求,XC7K325T、PC28F512P30T和SN74ALVC164245采用的電源管理時序如圖3所示。
圖3 電源管理時序圖
采用合理的電源時序控制可以減小上電時的瞬時電流、保證FPGA上電初始IO腳為高阻態(tài)和提高芯片在上電瞬間管腳無毛刺和正確偏置。
作為信號處理機(jī)需要與外設(shè)進(jìn)行通訊和數(shù)據(jù)傳輸,使用的方式為RS-422、USB接口、LVDS接口等,實(shí)現(xiàn)多種功能應(yīng)用。
數(shù)字下變頻是軟件無線電的關(guān)鍵技術(shù)之一,其基本功能是從輸入的寬帶高數(shù)據(jù)流信號中提取所需的窄帶信號,濾除帶外噪聲,將其下變頻為數(shù)字基帶信號,并轉(zhuǎn)換成較低的數(shù)據(jù)流,一般采用多速率數(shù)字信號處理。
單通道數(shù)字下變頻算法如圖4所示。
圖4 單通道數(shù)字下變頻框圖
當(dāng)ADC前端的中頻輸入信號為:
x(t)=a(t)cos(wot+χ(t))
(2)
根據(jù)帶通采樣定理,ADC的采樣頻率要滿足fs≥2 rB,避免過渡帶混疊且可得到處理增益,或fs≥(r+1)B,允許過渡帶混疊。B為中頻信號的帶寬,r為ADC前的帶通濾波器矩形系數(shù)。
經(jīng)過ADC采樣后的信號為:
x(ts)=a(ts)cos(wots+χ(ts))=
(3)
式中,a(t)和χ(t)為幅度和相位調(diào)制函數(shù)。數(shù)字正交鑒相要進(jìn)行I/Q分離,本文使用數(shù)字混頻低通濾波法進(jìn)行,其優(yōu)點(diǎn)是對雙路信號同時作變換,所用的濾波器系數(shù)一樣,從而具有很好的負(fù)頻譜對消功能,并且處理帶寬較寬。數(shù)字化中頻信號與NCO輸出的正交信號進(jìn)行下變頻,NCO的信號頻率fc=fo/k,混頻后的信號經(jīng)過低通濾波后,除去高次項(xiàng),得到:
(4)
s1(t)包含回波信號的全部信息。簡化數(shù)字信號處理過程為直接抽取和符號變換,取k=3,m=2,此時得到的I/Q兩路為:
(5)
從式(5)中得到的I/Q兩路,信號頻率已經(jīng)降到基帶,但數(shù)據(jù)量與ADC采樣率一樣,需要進(jìn)行抽取和濾波處理。對數(shù)字正交混頻后的信號進(jìn)行D倍抽取,抽取后的信號頻譜為:
(6)
抽取后的頻譜是原來頻譜D倍擴(kuò)展后經(jīng)頻移產(chǎn)生的D個頻譜疊加之和。根據(jù)奈奎斯特采樣定理,原信號含有大于fs/2D的頻率分量時,抽取后會產(chǎn)生頻譜混疊,因此需要加低通濾波器以濾除fs/2D外的信號,再進(jìn)行D倍抽取[4]。
數(shù)字下變頻模塊將數(shù)字化后的中頻信號進(jìn)行下變頻處理,通常使用NCO產(chǎn)生正交的sin(wct)和cos(wct),與中頻信號進(jìn)行相乘濾波[5]。采用最佳的ADC采樣頻率fs和數(shù)字下變頻頻率fc,可以將數(shù)字下變頻簡化為符號變換。經(jīng)過ADC采樣后的中頻信號經(jīng)過最優(yōu)采樣率變換后,根據(jù)式(5)得到的最優(yōu)采樣率關(guān)系為:
(7)
由于在FPGA內(nèi)進(jìn)行數(shù)字下變頻時采用數(shù)據(jù)量與fs是一致的,所以當(dāng)使用正余弦進(jìn)行相乘時,實(shí)際是經(jīng)過fs采樣后的正余弦信號與ADC采樣后的信號相乘,即可得到:
(8)
式中,θ0為選擇正交的初相位,當(dāng)θ0=0時,所用的正交的余弦為[1,0-1,0],正弦為[0,-1,0,1],序列每4個周期重復(fù)一次,從而把正交下變頻處理簡化為符號變換處理,避免在多通道處理中需要多個NCO和相乘運(yùn)算帶來的資源占用問題。
根據(jù)雷達(dá)基本方程,最大探測距離的四次方正比于發(fā)射信號的能量,而發(fā)射機(jī)的峰值功率難以做到很高以滿足最大探測距離要求。因此,只能通過提高發(fā)射信號寬度來增大發(fā)射能量,但發(fā)射寬度增大會導(dǎo)致距離分辨率變差。距離分辨率主要取決于信號頻域結(jié)構(gòu),要求信號具有大的帶寬,而速率分辨率主要取決于信號時域結(jié)構(gòu),要求信號具有大的時寬,要設(shè)計一種大時寬帶寬積信號,才能同時提高速度和距離分辨率[6]。
利用匹配濾波理論,對幅度譜寬的信號進(jìn)行匹配處理,必然輸出一個在時域很窄的響應(yīng)。采用13位巴克碼實(shí)現(xiàn)二相編碼的脈內(nèi)調(diào)制,可以實(shí)現(xiàn)帶寬為原脈沖頻譜的13倍。巴克碼的信號波形時寬為PT時,P為碼長13,T為單脈沖寬度。脈壓前的信號的距離分辨率為PTc/2,c為光速;脈壓后的距離分辨率為Tc/2,即保證了發(fā)射信號的時寬,也提高了距離分辨率。巴克碼得到的模糊函數(shù)圖如圖5所示,其在原點(diǎn)呈現(xiàn)尖銳的單峰,為圖釘型模糊函數(shù)。
圖5 13位巴克碼模糊函數(shù)圖
在時域進(jìn)行脈壓處理,設(shè)計匹配濾波器可以使信號獲得最大的SNR,其對應(yīng)的濾波器的響應(yīng)為:
h(n)=s*(N-1-n)(0≤n≤N-1)
(9)
由于巴克碼脈沖壓縮信號的主旁瓣比最大只有13,當(dāng)采用基于級聯(lián)失配的旁瓣抑制方法后,可以將主旁瓣比提高到30 dB以上,并且不改變主瓣寬度。其失配網(wǎng)絡(luò)系數(shù)為:
(10)
式中,β的值根據(jù)加權(quán)網(wǎng)絡(luò)輸出的主瓣疊加方程計算。
脈壓濾波器輸出的信號即為輸入信號與濾波器響應(yīng)的卷積。經(jīng)過脈壓后得到的信號即為目標(biāo)的距離信息,通過低通濾波,即可以得到多普勒回波信號[7]。在數(shù)字下變頻后再進(jìn)行脈沖壓縮處理,只需與原調(diào)制碼進(jìn)行互相關(guān)即可,有效提高處理效率。
使用Matlab對回波信號及處理過程進(jìn)行設(shè)計,模擬目標(biāo)回波信號的處理過程。設(shè)計13位巴克碼調(diào)制的波形,巴克碼單脈沖寬度為25 ns,目標(biāo)在50 m,徑向速度為500 m/s時的接收回波信號及其處理過程如圖6所示。信號時寬為325 ns,其相對距離分辨能力為48.75 m,通過脈沖壓縮,其相對距離分辨能力為3.75 m,提高了目標(biāo)的距離分辨能力。
圖6 脈沖壓縮處理
根據(jù)優(yōu)化后的數(shù)字處理流程,對模擬目標(biāo)的回波信號進(jìn)行采樣、數(shù)字下變頻、抽取濾波處理,將信號降為基帶后進(jìn)行脈沖壓縮、抽取濾波后,得到目標(biāo)的距離、多普勒頻率信息。這些信息對獲取目標(biāo)的主要特征十分重要。
對于4個目標(biāo)的處理情況如下,距離分別是為50 m,徑向速度為500 m/s、距離為55 m,速度為300 m/s、距離為60 m,速度為700 m/s和距離為65 m,速度為600 m/s時的目標(biāo),回波處理情況如圖7所示。
圖7 四個目標(biāo)時脈沖壓縮處理
通過對信號的脈沖壓縮處理過程的分析,可以分辨四個相近距離的目標(biāo)和多普勒頻率,通過對代碼和處理方式的優(yōu)化,降低了對處理器資源的要求,提高了信號處理能力。
電路設(shè)計中ADC前端的濾波器特性實(shí)測結(jié)果如圖8所示,與設(shè)計要求一致。信號的插損小于1 dB,邊帶抑制大于20 dB(BW≥140 MHz),既能保證回波信號時頻域的完整度,也可以有效濾除開關(guān)電源噪聲、低頻干擾信號和前端高頻串?dāng)_信號。
圖8 ADC前端濾波器特性圖
通過對ADC進(jìn)行測試,采樣頻率為120 MHz時,電路板靜態(tài)噪聲特性如圖9所示。四通道的噪聲一致,峰峰值在1.22 mV左右,對應(yīng)的動態(tài)范圍為64 dB。
圖9 處理機(jī)ADC靜態(tài)噪聲
各個通道的偏移電壓是由于ADC器件自身特性及前端電路引入的,可以通過上電之后對其采樣取均值,在信號處理中消去即可。使用40 MHz采樣,得到的信號和功率譜如圖10所示。
圖10 ADC采樣信號特性
得到信號采樣特性較好,其功率譜的信號達(dá)到83 dB。通過對設(shè)計的數(shù)字處理機(jī)進(jìn)行測試,其噪聲、通道間串?dāng)_及頻譜特性較好,處理機(jī)所用的處理器資源充足,通過算法及資源優(yōu)化,可以滿足設(shè)計要求。
本文設(shè)計了一種四通道的高速數(shù)字處理機(jī),對數(shù)字下變頻和脈沖壓縮處理進(jìn)行分析,通過簡化處理,給出了多目標(biāo)處理仿真分析結(jié)果和數(shù)字處理機(jī)的電路性能,克服了通道間的串?dāng)_,達(dá)到了靜態(tài)噪聲1.22 mV的性能和動態(tài)范圍64 dB的能力。通過測試結(jié)果,有效實(shí)現(xiàn)高速多通道數(shù)字處理機(jī)和大動態(tài)范圍處理,具有廣泛的應(yīng)用前景。