基于FPGA的暫態(tài)信號可定制精細(xì)化實時時頻關(guān)聯(lián)分析算法

林偉

?

基于FPGA的暫態(tài)信號可定制精細(xì)化實時時頻關(guān)聯(lián)分析算法

林偉

（自由職業(yè)者，山東省 濟南市 250100）

針對電力系統(tǒng)故障信號中暫態(tài)分量的精細(xì)化實時分析需求，提出一種不同于Mallat算法頻域分段方式的時頻關(guān)聯(lián)分析算法。這一算法可以實時運行，既對頻帶進(jìn)行了精細(xì)化的、可靈活設(shè)置的、有重點的劃分，又實現(xiàn)了全頻帶的高時域分辨率，同時保持了輸出數(shù)據(jù)的時頻關(guān)聯(lián)特性。基于現(xiàn)場可編程門陣列(field-programmable gate array，F(xiàn)PGA)設(shè)計了一個實現(xiàn)這一算法的范例模塊，基于MATLAB建立了一個簡化的分布式參數(shù)電網(wǎng)模型。在這一模型上以生成500kHz的故障信號采樣值序列作為輸入范例模塊的數(shù)據(jù)流，對范例模塊進(jìn)行仿真，初步驗證了該算法的性能、實用性。就該算法在繼電保護(hù)算法設(shè)計中的應(yīng)用策略提出了建議，對該算法涉及的其他后續(xù)工作進(jìn)行了展望。

繼電保護(hù)；暫態(tài)量保護(hù)；小波變換；時頻關(guān)聯(lián)分析；現(xiàn)場可編程門陣列(FPGA)

0 引言

電力系統(tǒng)故障信號的高頻暫態(tài)分量非常豐富，有可能隱藏著大量信息，已有多個團隊就暫態(tài)信號的采集與分析進(jìn)行了研究并取得了重要成果[1-4]。對暫態(tài)信號進(jìn)行精細(xì)化的實時時頻關(guān)聯(lián)分析，有可能發(fā)現(xiàn)新的、可以提高“四性”的保護(hù)特征量，進(jìn)而有可能研發(fā)出性能更先進(jìn)的基于暫態(tài)信號實時分析的新型保護(hù)裝置[5]。

小波變換是當(dāng)前對電力系統(tǒng)暫態(tài)量故障信號進(jìn)行實時時頻關(guān)聯(lián)分析最重要的數(shù)學(xué)工具之一，Mallat算法是小波變換得以實用化的基本手段。Mallat算法的基本特征決定了其固有的缺陷：對(0,s/2)(s為采樣頻率)頻帶的劃分方式是比較粗略的，對高頻區(qū)域無法細(xì)分，只有在分解層數(shù)增加的情況下，才能對最低頻區(qū)域進(jìn)行比較精細(xì)的劃分，但代價卻是時域分辨率的指數(shù)級下降[5]。同時，對于位于特定頻段的、不需測量的、必將導(dǎo)致干擾的原始信號分量，也無法排除其影響。

現(xiàn)場可編程門陣列(field-programmable gate array，F(xiàn)PGA)是20世紀(jì)80年代出現(xiàn)的一類可編程邏輯器件，內(nèi)置大量可并行運行的邏輯門、寄存器、運算單元、存儲區(qū)塊，以及為其提供可編程互聯(lián)的布線資源，相較于當(dāng)前暫態(tài)量保護(hù)裝置的核心運算器件DSP、CPU，其最大優(yōu)勢是多通道、大運算量的高速并行運算[6]。以FPGA為核心實現(xiàn)暫態(tài)信號分析算法，能夠以硬件資源換性能、將大量高速運算任務(wù)分配給幾百上千個運算核心并行執(zhí)行，為大幅度改善信號分析模塊的性能提供了技術(shù)基礎(chǔ)，為暫態(tài)量保護(hù)技術(shù)的發(fā)展提供了重要的機遇。

基于FPGA實現(xiàn)保護(hù)算法，此前已有部分研究成果[7-11]，其中文獻(xiàn)[8]述及了基于FPGA實現(xiàn)小波變換的思想。

本文以FPGA的并行運算能力為基礎(chǔ)，借鑒小波變換Mallat算法的頻域分段、時頻關(guān)聯(lián)思想，提出不同于Mallat算法頻域分段方式的暫態(tài)信號可定制精細(xì)化實時時頻關(guān)聯(lián)分析算法，以期為暫態(tài)信號的時頻關(guān)聯(lián)分析提供更好的數(shù)據(jù)預(yù)處理工具，為暫態(tài)量保護(hù)中新特征量的發(fā)現(xiàn)、新特征量提取算法的研究提供新的基礎(chǔ)、新的思路。

1 基于FPGA實現(xiàn)繼電保護(hù)裝置的系統(tǒng)架構(gòu)

基于FPGA實現(xiàn)繼電保護(hù)裝置的系統(tǒng)架構(gòu)如圖1所示。其中包含了智能變電站過程層設(shè)備的通訊接口模塊、數(shù)據(jù)預(yù)處理模塊。虛線框內(nèi)是在主FPGA芯片中實現(xiàn)的功能。

圖1 基于FPGA實現(xiàn)繼電保護(hù)裝置的系統(tǒng)架構(gòu)圖

圖1中各模塊分別占用FPGA中的一部分硬件資源，在上位機CPU的配置下各司其職、互相協(xié)作、并行運行。近年來研究人員已經(jīng)在智能變電站二次設(shè)備的通信接口、數(shù)據(jù)預(yù)處理環(huán)節(jié)中用FPGA實現(xiàn)了其中的一些模塊[9-11]，本文不再贅述。

本架構(gòu)著眼于構(gòu)建繼電保護(hù)裝置中具有共性的功能框架，把位于主數(shù)據(jù)通道上的、實時處理采樣值數(shù)據(jù)流的各算法模塊整合到FPGA芯片中，F(xiàn)PGA片內(nèi)數(shù)據(jù)處理過程的特征是分布式運算、基于流水線協(xié)作的并行處理，核心理念是“以硬件資源換性能”。

與此同時，由上位機CPU實現(xiàn)系統(tǒng)初始化、人機界面、保護(hù)定值獲取及下發(fā)等慢速、非實時功能，以節(jié)省FPGA硬件資源、簡化系統(tǒng)架構(gòu)、管控開發(fā)難度。

2 暫態(tài)信號可定制精細(xì)化實時時頻關(guān)聯(lián)分析算法

2.1 算法在繼電保護(hù)裝置算法流程中的位置及任務(wù)

暫態(tài)信號可定制精細(xì)化實時時頻關(guān)聯(lián)分析算法是圖1中“保護(hù)算法模塊”中執(zhí)行特征量提取任務(wù)的子模塊的下級子模塊，對暫態(tài)信號采樣值序列進(jìn)行預(yù)處理，實時輸出包含時頻關(guān)聯(lián)信息的暫態(tài)信號信息流，實時為提取故障信號特征量的子模塊提供基礎(chǔ)數(shù)據(jù)：與時域坐標(biāo)精確關(guān)聯(lián)的精細(xì)化全頻段信號頻譜。

2.2 算法結(jié)構(gòu)

暫態(tài)信號可定制精細(xì)化實時時頻關(guān)聯(lián)分析算法的結(jié)構(gòu)非常簡單，就是幾十個(視市場競爭情況可以多至幾百個)并行運行、同時處理同一暫態(tài)信號采樣值序列的高階FIR帶通數(shù)字濾波器，每個濾波器負(fù)責(zé)將暫態(tài)信號處于某一頻段內(nèi)的頻率成分實時過濾出來，發(fā)往后續(xù)的子模塊。在最簡單的情況下，各個濾波器的通帶范圍前后銜接，各通帶連在一起，覆蓋整個(0，s/2)頻帶。

2.3 設(shè)計實例

作為對暫態(tài)信號可定制精細(xì)化實時時頻關(guān)聯(lián)分析算法的驗證，用MATLAB寫了一個算法模塊，用于離線處理采樣頻率s=500 kHz的采樣值序列。該算法模塊中包含了32個互相獨立的FIR帶通濾波器，各濾波器在fdatool界面下用等紋波法設(shè)計，通帶帶寬相同，為500kHz/2/32=7.8125kHz，前后銜接覆蓋了整個(0,s/2)頻帶，過渡帶寬度為4kHz，通帶紋波約為1dB，阻帶衰減約為45dB，系數(shù)精度取16位，所設(shè)計得到的濾波器階數(shù)為212階。

各濾波器的通帶邊界參數(shù)如表1所示。作為例子，其中第10個濾波器(中心頻率74.21875kHz)的fdatool設(shè)計頁面如圖2所示。

表1 各濾波器的通帶邊界參數(shù)

圖2 第10個濾波器的fdatool設(shè)計頁面

本設(shè)計實例運行時，各FIR帶通濾波器同時接收同一暫態(tài)信號采樣值序列，輸出暫態(tài)信號中分別位于32個頻段內(nèi)的各路頻率成分，以供后續(xù)的特征量提取算法子模塊使用。

2.4 算法結(jié)構(gòu)的可定制特性

由于各帶通濾波器的運行互不干涉，所以各通帶的帶寬、各通帶在(0,s/2)頻帶中的位置是可以自由設(shè)置的(包括互相包含、部分重合、前后分離等各種方案，2.3節(jié)中的例子屬于特例)，以適應(yīng)各種運行環(huán)境下的故障信號特征。

例如，在某種特定的電網(wǎng)結(jié)構(gòu)下，如果故障仿真、對現(xiàn)場故障錄波數(shù)據(jù)的研究表明某個頻段的信號需要特別予以關(guān)注，則可以增加在此頻段內(nèi)劃分出的通帶數(shù)量(增加帶通濾波器的數(shù)量)，用更多的硬件資源實現(xiàn)對關(guān)鍵頻段的更精細(xì)觀察(即前述“以硬件資源換性能”)；反之，如果故障仿真、現(xiàn)場故障錄波數(shù)據(jù)研究表明不需要關(guān)注某個頻段的信號，則完全可以在設(shè)計帶通濾波器時使通帶避開這一頻段，以排除此頻段內(nèi)的信號對有用頻段內(nèi)信號的干擾，同時節(jié)省硬件資源。

也就是說，暫態(tài)信號可定制精細(xì)化實時時頻關(guān)聯(lián)分析算法中的待分析頻段的設(shè)置、劃分是完全可定制的。

具體的通帶設(shè)置方案，需要依據(jù)保護(hù)裝置所需處理的故障信號的特征來確定。

2.5 與小波包變換的效果對比

部分文獻(xiàn)中將小波變換的Mallat算法直接應(yīng)用于小波包變換，方法是：借助對上級Mallat分解得到的高頻分量進(jìn)行下采樣、繼續(xù)分解，對高頻分量進(jìn)行與低頻分量相同的級聯(lián)分解操作，以此實現(xiàn)對高頻分量的繼續(xù)細(xì)分，直至達(dá)到所需要的頻域分段精度。

與暫態(tài)信號可定制精細(xì)化實時時頻關(guān)聯(lián)分析算法相比，小波包變換Mallat算法的差距主要在頻段設(shè)置、劃分方式上：后者的劃分方式固定，每個通帶的帶寬只能以s/2/2(=1,2,3,...)為單位，且在整個頻帶中的位置固定[12-13]，如果待分析頻段與鄰近的干擾頻段都位于一個最小頻段單位內(nèi)，將無法對干擾頻段加以濾除；與此同時，如2.4節(jié)所述，前者的劃分方式則是完全可定制的。在上述情況下，可以通過自由移動待分析頻段在頻譜中的位置而“躲開”干擾頻段。

3 基于Simulink建模的仿真驗證

為驗證暫態(tài)信號可定制精細(xì)化實時時頻關(guān)聯(lián)分析算法處理數(shù)據(jù)的效果，利用MATLAB- Simulink工具搭建了一個簡單的分布參數(shù)電網(wǎng)模型，針對一種典型故障情況進(jìn)行了仿真，將仿真得到的2路暫態(tài)量故障信號采樣值序列作為待處理數(shù)據(jù)，在MATLAB環(huán)境下輸往2.3節(jié)所述算法設(shè)計實例的數(shù)據(jù)入口，對其數(shù)據(jù)處理過程進(jìn)行了仿真。

3.1 仿真模型的搭建

筆者用Simulink搭建了一個與參考文獻(xiàn)[14]中圖7—38所舉例子幾乎完全相同的分布參數(shù)電網(wǎng)模型，區(qū)別僅在于將故障改為A相單相瞬時接地故障、將故障點的位置移到了距離E2電源1km處，模型架構(gòu)如圖3所示，數(shù)據(jù)采樣頻率為500kHz。然后編寫MATLAB代碼，將2.3節(jié)所述32個帶通濾波器的系數(shù)向量(歸算為16位整數(shù)、與后續(xù)基于FPGA設(shè)計的范例模塊采用的系數(shù)位寬相同)代入filter函數(shù)、形成32個帶通濾波器，用于處理仿真生成的故障波形數(shù)據(jù)。

仿真得到的單相接地故障前后的三相電壓波形如圖4所示。

圖3 仿真用分布參數(shù)電網(wǎng)模型架構(gòu)圖

圖4 仿真得到的A相瞬時接地故障前后的三相電壓波形圖

3.2 對算法模塊功能的仿真

將故障前后的A相電壓采樣數(shù)據(jù)提取出來，送入2.3節(jié)算法模塊的數(shù)據(jù)輸入端，分別打印32個濾波器對應(yīng)于A相數(shù)據(jù)的輸出信號波形(即A相電壓在故障時刻前后的波形數(shù)據(jù)被算法設(shè)計實例處理后得到的第1~32個頻帶的數(shù)據(jù)時序波形)如圖5、圖6所示。

3.3 對仿真結(jié)果的說明

圖5、圖6中突變點區(qū)域的波形之所以看上去不如多級Mallat分解提取到的小波系數(shù)波形那樣“集中”，原因在于這里輸出的是在時域上未經(jīng)“壓縮”的信號，這正是暫態(tài)信號可定制精細(xì)化實時時頻關(guān)聯(lián)分析算法在時域上的高分辨率特征的體現(xiàn)(這里提供的是Mallat算法無法提供的所有各頻段的時域細(xì)節(jié))。

圖5、圖6中突變點區(qū)域的波形之所以看上去不如DB5小波單級Mallat分解提取到的小波系數(shù)波形那樣“模極大值突出”，原因在于DB5小波Mallat算法高通濾波器的通帶幾乎覆蓋了整個(0，s/2)頻段，累加了遠(yuǎn)為寬廣的頻帶范圍內(nèi)的能量。這種“累加”，可以把更多頻率范圍內(nèi)的模極大值重疊在一起，使其更突出。

但是，從另一個角度看，這也是一種“混雜”，使后續(xù)模塊無法看到暫態(tài)信號在各頻段內(nèi)的分量在故障點處的模極大值之間的數(shù)量、位置關(guān)系等各種關(guān)系。也就是說，Mallat算法無法區(qū)分暫態(tài)信號在各細(xì)分頻段內(nèi)的時域特征。這一區(qū)別正是暫態(tài)信號可定制精細(xì)化實時時頻關(guān)聯(lián)分析算法在頻域上的高分辨率特征的體現(xiàn)。

3.4 算法與小波分析的關(guān)系

綜合上述算法分析以及2.4節(jié)的分析可知，從算法執(zhí)行的結(jié)果來看，暫態(tài)信號可定制精細(xì)化實時時頻關(guān)聯(lián)分析算法可以被看做小波分析算法在頻率維度上的精細(xì)化、可定制化發(fā)展，在時間維度上的精細(xì)化發(fā)展。

圖5 第1~16個頻帶的數(shù)據(jù)時序波形圖(MATLAB設(shè)計實例的仿真輸出數(shù)據(jù)流)

圖6 第17~32個頻帶的數(shù)據(jù)時序波形圖(MATLAB設(shè)計實例的仿真輸出數(shù)據(jù)流)

4 基于FPGA的范例模塊設(shè)計及仿真驗證

上述算法設(shè)計實例用到了幾十個運行在500kHz的高階帶通數(shù)字濾波器，必將對執(zhí)行保護(hù)核心算法的芯片的運算能力提出極高的要求。

為驗證算法設(shè)計實例的可實現(xiàn)性，筆者基于FPGA設(shè)計了一個濾波器性能參數(shù)與上述算法設(shè)計實例相同、各濾波器并行運行、同時處理2通道數(shù)據(jù)的范例模塊，在ISim仿真環(huán)境下同時讀取上述2路暫態(tài)量故障信號采樣值序列，對其功能進(jìn)行了仿真驗證，對其輸出延遲、運算速度、芯片資源占用情況進(jìn)行了驗證。

4.1 FPGA范例模塊的設(shè)計

在2.3節(jié)的例子述及的32個FIR帶通濾波器由Xilinx公司的集成開發(fā)軟件ISE 14.5，利用FPGA芯片提供的可配置的基礎(chǔ)DSP硬核、片內(nèi)RAM塊、邏輯資源、連線資源生成，需調(diào)用其提供的用于生成FIR濾波器的IP核[15]。

由于需要處理2路采樣值，所以調(diào)用IP時設(shè)置FIR輸入的運算數(shù)據(jù)通道數(shù)為2；由于設(shè)計的原始數(shù)據(jù)采樣頻率為500kHz，所以調(diào)用IP時設(shè)置的輸入數(shù)據(jù)速率為500kHz。濾波系數(shù)位寬為16，輸入、輸出數(shù)據(jù)位寬分別為32、48。驅(qū)動整個模塊運行的時鐘主頻為200MHz。

4.2 對FPGA范例模塊功能的仿真驗證

仿真工具采用ISE集成開發(fā)環(huán)境中提供的ISim仿真器。編寫簡單的測試模塊，調(diào)取3.1節(jié)得到的故障前后A相電壓、電流采樣數(shù)據(jù)加載到本模塊的數(shù)據(jù)輸入端口，從外部向本模塊提供時鐘信號、運算啟動信號，以模擬實際裝置中外部環(huán)境對本模塊施加的基本驅(qū)動信號。仿真過程中，調(diào)用仿真器支持的系統(tǒng)函數(shù)對所關(guān)注的信號進(jìn)行打印，將打印結(jié)果整理后貼到excel中，由excel繪制其波形。

在仿真模式下模塊的工作過程：收到運算啟動信號后，帶通濾波器1、子模塊1依次讀取2塊待處理數(shù)據(jù)存儲區(qū)(仿真模式下用于存儲3.1節(jié)得到的故障前后A相電壓、電流采樣數(shù)據(jù)，實際運行時由位于圖1中的左下角的SV接收、預(yù)處理模塊以數(shù)據(jù)流的形式實時提供)中存儲的第1個數(shù)據(jù)，每次讀出的存儲區(qū)(=1、2)的數(shù)據(jù)同時送入32個處理通道(濾波器)的數(shù)據(jù)輸入口，然后是各存儲區(qū)的第2個數(shù)據(jù)、第3個數(shù)據(jù)......。各通道的濾波后數(shù)據(jù)流(實時的精細(xì)化頻譜數(shù)據(jù))在一定延遲(與濾波器階數(shù)有關(guān))后出現(xiàn)在濾波器的數(shù)據(jù)輸出端口，供后續(xù)模塊使用。

4.3 仿真結(jié)果

32個帶通濾波器的輸出信號波形如圖7、圖8所示。對比圖5、圖6可知，這一基于FPGA的范例模塊完全實現(xiàn)了2.3節(jié)所述基于MATLAB的設(shè)計實例的算法功能。

4.4 模塊的輸出延遲、運算速度、芯片資源占用情況

如圖9所示，從啟動仿真、輸入第一個電壓采樣值開始，第2路采樣值濾波的第1個有效數(shù)據(jù)輸出時刻是第432ms?？紤]到FIR帶通濾波器突出的是位于數(shù)據(jù)窗中部的輸入數(shù)據(jù)，可以認(rèn)為，從輸入數(shù)據(jù)發(fā)生突變到反映到輸出的頻段分量(即帶通濾波器的輸出)的延遲不大于220ms。

在ISE開發(fā)環(huán)境下對本模塊進(jìn)行綜合、布局、布線，在采用Xilinx的中等性能產(chǎn)品系列中速度最慢、運算資源最少的芯片xc7k70t-1fbg676的情況下，最終得到的結(jié)果是可以運行在200MHz以上，滿足4.1節(jié)中調(diào)用IP時的要求。片內(nèi)主要硬件資源的占用比例：Slice Registers，15%；Slice LUTs，17%；occupied Slices，30%；RAM塊，48%；DSP硬核，40%。

圖7 第1~16個頻帶的數(shù)據(jù)時序波形圖(FPGA范例模塊的仿真輸出數(shù)據(jù)流)

圖8 第17~32個頻帶的數(shù)據(jù)時序波形圖(FPGA范例模塊的仿真輸出數(shù)據(jù)流)

圖9 FPGA范例模塊仿真波形截圖

必須指出的是，本文所做工作的目的在于驗證可行性、性能優(yōu)勢，而非尋找最優(yōu)解。具體應(yīng)用時需要針對實際需求設(shè)計FPGA實現(xiàn)方案。

5 算法在繼電保護(hù)算法設(shè)計中的應(yīng)用策略

在電力系統(tǒng)故障分析階段、原始保護(hù)算法設(shè)計階段，可以基于暫態(tài)信號可定制精細(xì)化實時時頻關(guān)聯(lián)分析算法對故障仿真數(shù)據(jù)、現(xiàn)場故障錄波數(shù)據(jù)進(jìn)行全頻帶、無遺漏、盡可能精細(xì)化的分析，以期為分析各種故障所表現(xiàn)出的暫態(tài)量特征、從中發(fā)現(xiàn)保護(hù)算法的新特征量、設(shè)計可以實時運行的新特征量提取算法提供關(guān)鍵性的基礎(chǔ)信息。針對這一過程，筆者當(dāng)前能想到的研究方向有：

針對某一路暫態(tài)信號的采樣值序列，尋找其由各濾波器濾出的位于幾十、幾百個頻段上的實時分量信號的量值隨時間或(/和)頻率變化的規(guī)律，尋找量值對時間或(/和)頻率的次導(dǎo)數(shù)的變化規(guī)律，尋找上述各階導(dǎo)數(shù)曲線之間的交叉關(guān)系，尋找各路暫態(tài)信號的上述變化規(guī)律之間的交叉關(guān)系。

6 算法涉及的其他后續(xù)工作

本文所做的工作，僅僅完成了暫態(tài)信號可定制精細(xì)化實時時頻關(guān)聯(lián)分析的第一步：實時濾出各頻段的分量信號，為后續(xù)算法模塊提供基礎(chǔ)數(shù)據(jù)，為新特征量的發(fā)現(xiàn)、新特征量提取算法的研究拓展思路。后續(xù)的數(shù)據(jù)處理工作將更為復(fù)雜、繁重。

在發(fā)現(xiàn)保護(hù)算法的新特征量、設(shè)計新特征量提取算法階段，需要從大量故障仿真數(shù)據(jù)、現(xiàn)場故障錄波數(shù)據(jù)中濾出的更大量的頻域細(xì)分?jǐn)?shù)據(jù)流，對其離線進(jìn)行多維度關(guān)聯(lián)分析，這將有可能必須依賴大型機、云計算、大數(shù)據(jù)處理等執(zhí)行大數(shù)據(jù)量、大運算量計算的最新科學(xué)計算工具，從而有可能必須在繼電保護(hù)行業(yè)采用最先進(jìn)的離線數(shù)據(jù)分析手段。

在將所設(shè)計的新特征量提取算法映射為保護(hù)裝置可實時執(zhí)行的實現(xiàn)算法之后，在實現(xiàn)算法的實時執(zhí)行階段，將涉及大量的實時數(shù)據(jù)并行處理工作，很可能需要運用FPGA的并行運算能力予以實現(xiàn)。

FPGA在大量的實時數(shù)據(jù)并行處理方面比其它技術(shù)手段更具性價比優(yōu)勢，而運算量需求的急劇增多，又將導(dǎo)致幾千、上萬元一片甚至更加昂貴的高端FPGA芯片大量應(yīng)用于繼電保護(hù)裝備制造業(yè)。這一成本有望因為繼電保護(hù)裝置“四性”的提高、整個電力系統(tǒng)運行質(zhì)量的提高而被客戶所接受，進(jìn)而把整個行業(yè)的蛋糕做大。

同時，與實時海量運算伴隨而至的片內(nèi)/多FPGA芯片系統(tǒng)架構(gòu)設(shè)計問題、原始算法向?qū)崿F(xiàn)算法映射的策略問題、實現(xiàn)算法的優(yōu)化策略問題、單FPGA芯片多通道/多FPGA芯片多通道工作模式下的可靠性控制問題、冗余運算問題、熱備用芯片/熱備用通道的實時監(jiān)測/狀態(tài)判決/無縫切換問題、片間/板間的高速可靠數(shù)據(jù)傳輸問題、運算/傳輸?shù)娜蒎e/前向糾錯問題、功耗控制問題、芯片供電問題、EMC問題等等，都將成為無法回避的工作。

7 結(jié)語

暫態(tài)信號可定制精細(xì)化實時時頻關(guān)聯(lián)分析算法是可以基于FPGA予以實現(xiàn)的。這一算法對頻帶進(jìn)行了精細(xì)化的、可靈活設(shè)置的、有重點的劃分，實現(xiàn)了在所分析的全部頻段內(nèi)的高時域分辨率，同時保持了輸出數(shù)據(jù)的時頻關(guān)聯(lián)特性，為暫態(tài)信號的實時時頻關(guān)聯(lián)分析提供了更精確、更靈活、可實現(xiàn)的數(shù)據(jù)預(yù)處理工具，為暫態(tài)量保護(hù)裝置中新特征量的發(fā)現(xiàn)、新特征量提取算法的研究提供了新的基礎(chǔ)、新的思路。

[1] 黃丹，陳樹勇，王瑋．基于廣域測量信息的電力系統(tǒng)暫態(tài)穩(wěn)定控制技術(shù)研究[J]．發(fā)電技術(shù)，2018，39(5)：389-396．

[2] 胡列翔，戚宣威，裘愉濤，等．電網(wǎng)全頻域暫態(tài)信息記錄及分析系統(tǒng)[J]．浙江電力，2018，37(7)：31-35．

[3] 薄志謙，張保會，董新洲，等．保護(hù)智能化的發(fā)展與智能繼電器網(wǎng)絡(luò)[J]．電力系統(tǒng)保護(hù)與控制，2013，41(2)：1-12．

[4] 王珺，董新洲，施慎行，等．配電線路單相接地行波保護(hù)的實現(xiàn)與試驗[J]．中國電機工程學(xué)報，2013，33(13)：172-178．

[5] 何正友．小波分析在電力系統(tǒng)暫態(tài)信號處理中的應(yīng)用[M]．北京：中國電力出版社，2011：20-24

[6] 吳繼華，王誠．Altera FPGA/CPLD設(shè)計(基礎(chǔ)篇)[M]．北京：人民郵電出版社，2005：3-9．

[7] 張桂青，馮濤，張杭，等．繼電保護(hù)系統(tǒng)級專用芯片的設(shè)計[J]．電力系統(tǒng)自動化，2001，25(20)：45-47．

[8] 張桂青，馮濤，王建華，等．基于IP核的智能化電器SOC設(shè)計與實現(xiàn)[J]．電工技術(shù)學(xué)報，2003，18(2)：27-30．

[9] 何人望，謝丹丹，楊毅波，等．FPGA在基于IEC61850的饋線保護(hù)中的應(yīng)用[J]．華東交通大學(xué)學(xué)報，2010，27(4)：52-56．

[10] 阮建國，陳炯．基于FPGA的數(shù)字保護(hù)中卡爾曼濾波的實現(xiàn)[J]．電力系統(tǒng)保護(hù)與控制，2009，37(22)：121-125．

[11] 陳志敏，曹建．電力系統(tǒng)繼電保護(hù)的FPGA方案設(shè)計與研究[J]．華中電力，2007，20(3)：11-18．

[12] 黃文清．電能質(zhì)量擾動在線監(jiān)測方法研究[D]．長沙：湖南大學(xué)，2007

[13] 亓學(xué)廣．基于FFT和小波變換的電力系統(tǒng)諧波檢測方法研究[D]．青島：山東科技大學(xué)，2007．

[14] 于群，MATLAB/Simulink電力系統(tǒng)建模與仿真[M]．北京：機械工業(yè)出版社，2011：175-179

[15] 徐文波，田耘．Xilinx FPGA開發(fā)實用教程[M] ．北京：清華大學(xué)出版社，2008：422-427．

The FPGA-Based Customizable Precision Real-Time Time-Frequency Correlation Analyse Algorithm for Transient-Signal Analysis

LIN Wei

(Self-employed, Jinan 250100, Shandong Province, China)

Aiming to the precision and real-time analysis requirement of transient component in power system fault signal, a new time-frequency correlation analysis algorithm was presented, whose frequency domain segmentation is different from Mallat. This algorithm can run in real time, which makes precision, flexible and focused domain segmentation. At the same time, time-frequency correlation in the full frequency-range is maintained. An FPGA-based example module to implement this algorithm was designed. A MATLAB-based distributed parameter grid simple model was established. Simulation on this module provided 500 kHz-sampled-value sequence of fault signal. The capability and practicability was preliminarily proved by providing the sampled-value sequence to the example module. The application strategy for designing relay protection algorithm was suggested, and prospects of the work associated with this algorithm was provided.

relaying protection; transient based protection; wavelet transformation; time-frequency correlation analysis; field-programmable gate array (FPGA)

10.12096/j.2096-4528.pgt.18259

2018-05-15。

林偉(1973)，男，工程師，研究方向為以FPGA 為核心實現(xiàn)暫態(tài)量繼電保護(hù)裝置、廣域暫態(tài)量主保護(hù)系統(tǒng)，linwei_jinan@126.com。

林偉

(責(zé)任編輯 車德競)