電力電子集成電路的靜電放電保護(hù)探討

黎翠鳳

（魯東大學(xué)，煙臺(tái) 264001）

伴隨當(dāng)今半導(dǎo)體集成電路技術(shù)的持續(xù)更新與完善，電力集成電路在此背景下，呈現(xiàn)出迅猛的發(fā)展勢(shì)頭。既往的電力電子電路，通常將功率晶體管當(dāng)作主體，所形成的集成電路功能單一，工藝多為雙極集成電路，工藝線條寬，器件尺寸大，有一定抗靜電能力，一般情況下，不需要另外添加用于實(shí)施靜電放電保護(hù)的相關(guān)電路。但需要指出的是，伴隨其功能的越發(fā)豐富，以及設(shè)備類型的日漸多種多樣。做好靜電放電保護(hù)顯得越來越重要。本文圍繞電力電子集成電路，就其靜電放電保護(hù)方法作一探討。

1 靜電放電的概念分析

（1）器件抗靜電放電能力。所謂器件抗靜電放電能力，從根本上來講，就是在選定模型后，器件任一端口間的組合，經(jīng)受3次正極性、反極性規(guī)定電壓沖擊下，所形成抗靜電能力所對(duì)應(yīng)的最低值。（2）抗靜電放測(cè)試模型。當(dāng)前，主要有人體模型、機(jī)器模型、插座放電模型、帶電器件模型等。（3）器件耐靜電等級(jí)。以電路為對(duì)象，對(duì)其開展有針對(duì)性的靜電試驗(yàn)后，對(duì)于此時(shí)的HBM 模型來講，依據(jù)其所具有的抗靜電能力，可將其劃分成四等級(jí)，分別為0～1999V、2000～3999V、4000～8000V 與＞8000V，針對(duì)0～1999而言，其實(shí)為靜電敏感型器件，而對(duì)于＞8000V 的器件，多為靜電不敏感器件。

2 靜電放電保護(hù)方法

2.1 選擇保護(hù)方案的基本原則

靜電保護(hù)器件連接于電路端口上，會(huì)使輸入端漏電增大，而且還會(huì)使負(fù)載電容增大。若增加保護(hù)電阻，那么會(huì)帶來其它方面的影響。因此，在對(duì)保護(hù)電路進(jìn)行設(shè)計(jì)時(shí)，需秉持如下原則：其一，設(shè)定合理且實(shí)用的靜電保護(hù)方案，可呈現(xiàn)出比較好的保護(hù)效果，而且在整個(gè)芯片中所占面積要小。其二，不能將原先設(shè)計(jì)架構(gòu)當(dāng)中電路的整體性能降低；其三，將原先的工藝流程及相關(guān)步驟予以保留。

對(duì)于電力電子集成電路來考量，其在具體的工藝上，較為負(fù)載，且電路類型也比較多樣；另外，各種差異性的電路間，無論在信號(hào)類別上，還是在工作電壓上，再或者是端口性質(zhì)上，均會(huì)有比較大的差別。所以，采用的保護(hù)方法也不同，需要進(jìn)行詳細(xì)區(qū)分，酌情對(duì)待。

2.2 常用保護(hù)方法

2.2.1 Zener 二級(jí)管保護(hù)

設(shè)計(jì)要點(diǎn)為：（1）采用發(fā)射機(jī)-基極二極管；（2）需要把擴(kuò)區(qū)設(shè)計(jì)成圓角，另外，其半徑需大于結(jié)深；（3）將接觸孔與擴(kuò)區(qū)間的套刻增大；（4）擴(kuò)區(qū)面積需≥800μm2。因EB 結(jié)的擊穿電壓僅為6伏，當(dāng)處于放電狀態(tài)時(shí)，此時(shí)所配套的保護(hù)器件，可以承受比較小的功耗。究其原因，主要在于其在一種低電壓下，便能夠?qū)嵤┫鄳?yīng)保護(hù)，而且對(duì)內(nèi)部電路同樣有著比較突出的保護(hù)效能；但需強(qiáng)調(diào)的是，針對(duì)此種保護(hù)法，其不適用于那些信號(hào)輸入電路，另外，一些輸出電路同樣不適用。還需要指出的是，如果有較大的結(jié)電容，可能會(huì)使電路的頻率特性降低。但對(duì)于多數(shù)模擬電路的輸入端而言，乃是首選。

2.2.2 NPN 晶體管保護(hù)

需要指出的是，在NPN 晶體管保護(hù)方面，所采用的是當(dāng)前比較先進(jìn)且實(shí)用的基極接地的NPN 三極管；此外，還采用的比較高效的ESD 保護(hù)方法；需要說明的是，針對(duì)輸入電壓來講，如果其達(dá)到Vces（NPN 晶體管），針對(duì)此時(shí)的晶體管而言，便能保持通導(dǎo)狀態(tài)，如果通導(dǎo)處于一種始發(fā)狀態(tài)，并且跨于晶體管上的電壓小于Veco，那么通導(dǎo)會(huì)自動(dòng)停止。而對(duì)于45V 工藝來分析，Vces 通常維持在60V，而Veco 通常為40V。此種snapback而言，其在ESD 保護(hù)架構(gòu)當(dāng)中，對(duì)晶體管當(dāng)中的放電功耗，有不錯(cuò)的降低效果。所以，從總體上來講，其相比單個(gè)反向BC 結(jié)的保護(hù)，效果更為突出，可將其用作電壓比較高的輸入或輸入端。另外，還需要指出的是，NPN 三極管除了能夠保護(hù)正電壓（PAD-地）之外，還能還能對(duì)負(fù)電壓也能提供保護(hù)，因?yàn)閂B 結(jié)的存在，同樣提供正向二極管保護(hù)通路。所以，PAD-電源的保護(hù)，同樣可用此來達(dá)成；針對(duì)正電壓而言，放電通路通過PAD，再保護(hù)晶體管到地，最后，通過通過與之相配套的正向二極管，直入電源。而針對(duì)各PAD 之間所存在的放電來講，都可以利用地線來完成。因此，借助單個(gè)晶體管，便能得到比較理想的保護(hù)作用。

具體的設(shè)計(jì)要點(diǎn)：（1）針對(duì)晶體管所對(duì)應(yīng)的發(fā)射區(qū)來講，其面積大于或等于500μm2；（2）對(duì)于晶體管所對(duì)應(yīng)的發(fā)射極而言，其與基極設(shè)計(jì)之間呈圓角；（3）套刻尺寸稍大；（4）需有深磷擴(kuò)散，用于降電串聯(lián)電阻。

3 結(jié)束語

綜上，為了能夠最大程度提升電力電子電路的實(shí)用性與可靠性，選用抗靜電放電保護(hù)設(shè)計(jì)尤為關(guān)鍵與必要。需要指出的是，由于電路類型比較復(fù)雜多樣，且在具體的工藝技術(shù)上，也有比較明顯的不同，因此，采取的保護(hù)方法也不同。但無論有多達(dá)的差異，其設(shè)計(jì)原則始終不變，因此，采用一些共同設(shè)計(jì)技術(shù)，仍然有效果。