一種基于卡爾曼濾波算法的高精度 時(shí)間頻率同步器研制

趙越,華宇,金曉臻

(1.中國(guó)科學(xué)院 國(guó)家授時(shí)中心,西安 710600；2.中國(guó)科學(xué)院 精密導(dǎo)航定位與定時(shí)技術(shù)重點(diǎn)實(shí)驗(yàn)室,西安 710600；3.中國(guó)科學(xué)院大學(xué),北京 100049)

0 引言

時(shí)間是自然界中一個(gè)最基本的物理量,是描述物體運(yùn)動(dòng)的基礎(chǔ)。高精度的時(shí)間比對(duì)技術(shù)是隨著科技的進(jìn)步和時(shí)間服務(wù)精度的不斷提高而逐步發(fā)展起來(lái)的。近幾年來(lái),國(guó)家經(jīng)濟(jì)快速發(fā)展和綜合國(guó)力日益增強(qiáng),各行各業(yè)對(duì)高精度時(shí)間頻率傳遞技術(shù)要求也越來(lái)越高。比如在衛(wèi)星導(dǎo)航定位系統(tǒng)中,精確位置測(cè)量實(shí)際上是精確時(shí)間的測(cè)量,如果沒(méi)有高精度的時(shí)頻,衛(wèi)星導(dǎo)航定位系統(tǒng)就不可能實(shí)現(xiàn)高精度的導(dǎo)航與定位[1]。特別是在國(guó)防和空間技術(shù)領(lǐng)域,對(duì)時(shí)間同步精度的要求已達(dá)到納秒量級(jí)。所以急切需要開(kāi)展高精度時(shí)間頻率技術(shù)的應(yīng)用和研究。本文所設(shè)計(jì)的高精度時(shí)間同步器是利用GPS或北斗高精度定時(shí)接收機(jī)輸出的1 PPS信號(hào)作為外部參考時(shí)間源,利用10 MHz高穩(wěn)晶振產(chǎn)生本地1 PPS信號(hào),實(shí)時(shí)測(cè)量以上兩路1 PPS信號(hào)之間的相位差,完成對(duì)本地高穩(wěn)晶振輸出頻率的建模,然后對(duì)晶振的相位/頻率進(jìn)行預(yù)測(cè)控制,完成本地頻率的高精度保持以及本地1 PPS信號(hào)與參考1 PPS的高精度同步。

1 工作原理

高精度時(shí)間同步器的工作原理如圖1(a)所示,主要由鑒相反饋與本地1 PPS兩功能模塊組成。時(shí)間同步器內(nèi)部采用原子鐘或超穩(wěn)晶振作時(shí)鐘源,經(jīng)分頻輸出作為本地1 PPS信號(hào)。鑒相反饋主要是指接收來(lái)自GPS接收機(jī)與本地的1 PPS信號(hào),對(duì)其進(jìn)行相位比對(duì)處理,將結(jié)果輸出至本地1 PPS控制本地輸出1 PPS信號(hào)的相位,從而達(dá)到與GPS的1 PPS信號(hào)的同步。鑒相反饋是整體系統(tǒng)的核心部分,分為兩級(jí)反饋。其中一級(jí)反饋基于FPGA(field programmable gate array)計(jì)數(shù),控制精度為10 MHz系統(tǒng)時(shí)鐘周期即100 ns,二級(jí)反饋基于可編程線延遲芯片DS1023,最小控制精度達(dá)0.25 ns。波形如圖1(b)所示,內(nèi)部1 PPS為一級(jí)反饋后的輸出,與GPS接收機(jī)的1 PPS仍會(huì)有小于一個(gè)時(shí)鐘的相位差；輸出1 PPS信號(hào)為二級(jí)反饋后的信號(hào)。高精度時(shí)間同步器的同步精度取決于相位對(duì)比的分辨能力與對(duì)本地1 PPS調(diào)節(jié)的能力。

圖1 高精度時(shí)間同步器工作原理

2 系統(tǒng)設(shè)計(jì)

高精度時(shí)間同步器系統(tǒng)設(shè)計(jì)主要分為兩個(gè)部分。第1部分為硬件設(shè)計(jì),主要介紹系統(tǒng)所采用的各個(gè)器件及其功能；第2部分為軟件設(shè)計(jì),介紹了高精度時(shí)間同步器系統(tǒng)的核心算法與處理流程。

2.1 系統(tǒng)硬件設(shè)計(jì)

高精度時(shí)間同步器系統(tǒng)硬件框圖如圖2所示。利用GPS和北斗高精度定時(shí)接收機(jī)輸出的1 PPS信號(hào)作為外部參考時(shí)間頻率源,其主要硬件包括：用于測(cè)量相位差的TDC-GP1芯片,主控芯片為FPGA與ARM-STM 32[2-3],用于調(diào)節(jié)輸出標(biāo)準(zhǔn)頻率相位的時(shí)延芯片DS1023。

主控芯片是整個(gè)系統(tǒng)的控制核心,負(fù)責(zé)整體系統(tǒng)中各個(gè)部分的協(xié)調(diào)管理、相位差數(shù)據(jù)采集以及包含本文研究算法的數(shù)據(jù)處理與運(yùn)算任務(wù)。本文設(shè)計(jì)的系統(tǒng)中的主控芯片為ARM-STM32,M3系列,型號(hào)為STM32F102ZE,主要負(fù)責(zé)接收相位差測(cè)量數(shù)據(jù)并進(jìn)行處理,之后與FPGA通信,使其對(duì)電壓、分頻等參數(shù)進(jìn)行一定調(diào)節(jié)。STM32是一款精簡(jiǎn)指令集的單核單芯片控制器,芯片內(nèi)部集成了豐富的資源；其外部接了一個(gè)8 MHz的晶體振蕩器,通過(guò)內(nèi)部鎖相環(huán)倍頻為72 MHz,具有非?？斓倪\(yùn)算速度。其功耗小,性價(jià)比高,外部引腳標(biāo)準(zhǔn)電平為3.3 V,可以很方便地與FPGA以及TDC-GP1直接進(jìn)行通信。

圖2 高精度時(shí)間同步器系統(tǒng)結(jié)構(gòu)

FPGA的時(shí)鐘由銣鐘10 MHz信號(hào)提供,經(jīng)過(guò)內(nèi)部分頻模塊10 MHz分頻,為1 PPS信號(hào)。關(guān)于整體系統(tǒng)的伺服反饋系統(tǒng)分為粗調(diào)節(jié)與精細(xì)調(diào)節(jié)兩部分。其中粗調(diào)節(jié)為根據(jù)ARM傳至FPGA的數(shù)據(jù),對(duì)FPGA內(nèi)部分頻模塊的系數(shù)進(jìn)行調(diào)節(jié)。因?yàn)槭?0 MHz分頻,系統(tǒng)時(shí)鐘為10 MHz,所以調(diào)節(jié)精度為100 ns。通過(guò)粗反饋可將時(shí)間同步在百納秒量級(jí)[4]。

鑒相功能由TDC-GP1芯片完成。脈沖相位差可用兩個(gè)脈沖上升沿的時(shí)間差表示,通常采用計(jì)數(shù)器實(shí)現(xiàn)這一功能。考慮小型化和技術(shù)成本的要求,本文采用德國(guó) ACAM 公司研發(fā)的時(shí)間間隔測(cè)量芯片實(shí)現(xiàn)時(shí)間間隔的數(shù)字化測(cè)量。該芯片可提供兩通道250 ps 或單通道 125 ps 分辨率的時(shí)間間隔測(cè)量; 每個(gè)通道可采樣4次,測(cè)量范圍3 ns ～200 ms。我們用TDC-GP1對(duì)本地1 PPS與GPS的1 PPS信號(hào)進(jìn)行相位測(cè)量,測(cè)出它們之間上升沿的時(shí)間差。所得數(shù)據(jù)由ARM接收,在ARM中進(jìn)行處理分析,最后對(duì)FPGA進(jìn)行反饋控制[5]。

精細(xì)調(diào)節(jié)部分采用了DS1023芯片。DS1023芯片是DALLAS公司的8位可編程延遲線,步進(jìn)調(diào)整分辨率0.25 ns。管腳通信電壓3.3 V或5 V,可以通過(guò)并行或者串行SPI協(xié)議很方便地與控制芯片進(jìn)行通信。本文設(shè)計(jì)中采用DS1023完成本地1 PPS信號(hào)精細(xì)調(diào)節(jié)。FPGA接收ARM的數(shù)據(jù)之后,經(jīng)過(guò)處理,與DS1023通過(guò)SPI協(xié)議進(jìn)行延遲配置,從而使最終輸出的1 PPS與GPS的1 PPS信號(hào)達(dá)到高精度的時(shí)間同步,同步精度納秒級(jí)。

2.2 系統(tǒng)的軟件設(shè)計(jì)與開(kāi)發(fā)

本文設(shè)計(jì)的時(shí)間同步系統(tǒng)開(kāi)機(jī)后的工作流程如下。系統(tǒng)開(kāi)機(jī)上電后,首先,系統(tǒng)會(huì)進(jìn)入一段閑置的時(shí)間延遲,一方面為了使壓控晶體上電后進(jìn)行開(kāi)機(jī)預(yù)熱；另一方面需要等待主控制器與GPS初步通訊,發(fā)出同步命令,使系統(tǒng)能夠穩(wěn)定地接收到GPS的1 PPS信號(hào)并將其作為本地的同步信號(hào)。其次,主控制器進(jìn)入正常工作狀態(tài),打開(kāi)中斷,循環(huán)地接收由TDC-GP1測(cè)得的相位差數(shù)據(jù),進(jìn)行結(jié)合算法數(shù)字濾波等計(jì)算與處理,得到本地頻率標(biāo)準(zhǔn)信號(hào)與GPS的1 PPS信號(hào)的時(shí)刻差與相對(duì)頻差等估算值。最后,將處理的數(shù)據(jù)通過(guò)SPI總線協(xié)議發(fā)送至FPGA之后,FPGA通過(guò)改變內(nèi)部分頻模塊的分頻系數(shù)與DS1023的時(shí)延,實(shí)現(xiàn)整個(gè)系統(tǒng)的閉環(huán)控制功能,如此循環(huán)完成高精度時(shí)間的同步任務(wù)。

FPGA部分按照嚴(yán)格的開(kāi)發(fā)、自測(cè)、測(cè)試流程進(jìn)行設(shè)計(jì)[6],主要包括分頻模塊、DS1023驅(qū)動(dòng)、數(shù)據(jù)處理模塊與ARM_SPI模塊,如圖3(a)所示。其中分頻模塊是一個(gè)分頻系數(shù)可調(diào)的累加器分頻電路。ARM_SPI模塊負(fù)責(zé)FPGA與ARM進(jìn)行SPI總線協(xié)議通信,由1 bit時(shí)鐘信號(hào)、1 bit片選信號(hào)以及4 bit數(shù)據(jù)信號(hào)組成,依次將需要控制FPGA內(nèi)部分頻器系數(shù)與DS1023數(shù)據(jù)以二進(jìn)制發(fā)送至FPGA。FPGA接收數(shù)據(jù)后在數(shù)據(jù)處理模塊內(nèi)進(jìn)行整理,利用分頻系數(shù)對(duì)分頻模塊進(jìn)行配置,將分頻系數(shù)相關(guān)數(shù)據(jù)發(fā)送給DS1023模塊,通過(guò)粗調(diào)與細(xì)調(diào)結(jié)合完成1 PPS信號(hào)相位的完美調(diào)整。在ARM的程序設(shè)計(jì)中,流程圖如圖3(b)所示。在上電復(fù)位之后,與TDC-GP1進(jìn)行通信,得到本地1 PPS信號(hào)與GPS的1 PPS信號(hào)的相位差,之后進(jìn)行處理。最后,將處理的數(shù)據(jù)通過(guò)SPI總線協(xié)議發(fā)送至FPGA之后,再次與TDC-GP1進(jìn)行通信,如此循環(huán)[7-8]。

圖3 FPGA內(nèi)部分頻模塊及ARM程序流程

由于GPS接收機(jī)輸出的1 PPS時(shí)間信號(hào)噪聲較大,因此在接收GPS信號(hào)同步1 PPS的過(guò)程中,怎樣在大噪聲中提高信號(hào)的可靠性是設(shè)計(jì)中的難點(diǎn)。在傳統(tǒng)設(shè)計(jì)中,基于最小二乘法的算法較為常用,它通過(guò)對(duì)受馴晶振進(jìn)行反饋控制以提高輸出信號(hào)的準(zhǔn)確性與長(zhǎng)期穩(wěn)定性,這種方法缺點(diǎn)是控制過(guò)程需要大量鐘差數(shù)據(jù)導(dǎo)致控制帶寬較低、反應(yīng)較慢,以至于出現(xiàn)異常時(shí)不能即刻糾正。在高精度時(shí)間同步中,由于環(huán)境噪聲很大(噪聲的阿倫方差是信號(hào)阿倫方差的成百上千倍),利用卡爾曼(Kalman)濾波[9-11]對(duì)信號(hào)進(jìn)行估計(jì),可有效提升時(shí)間同步的精度。利用卡爾曼濾波可重現(xiàn)系統(tǒng)的狀態(tài),經(jīng)卡爾曼濾波后獲得的結(jié)果,其實(shí)是量測(cè)值對(duì)系統(tǒng)狀態(tài)向量的一種重構(gòu),通過(guò)量測(cè)值可實(shí)現(xiàn)對(duì)系統(tǒng)隨機(jī)干擾的消除。當(dāng)環(huán)境噪聲很大時(shí),采用卡爾曼濾波對(duì)信號(hào)進(jìn)行估計(jì),能夠使測(cè)量數(shù)據(jù)變得平滑,從而有效提升時(shí)間比對(duì)的精度。此外,卡爾曼濾波是通過(guò)遞推進(jìn)行數(shù)據(jù)處理的,當(dāng)前時(shí)刻的估計(jì)值僅來(lái)源于當(dāng)前時(shí)刻的觀測(cè)值以及上一采樣時(shí)刻的估計(jì)值,與其他時(shí)刻的觀測(cè)值以及估計(jì)值無(wú)關(guān)。因此,我們?cè)贏RM中的數(shù)據(jù)預(yù)處理部分采用了卡爾曼濾波算法,計(jì)算鐘差的卡爾曼模型如公式(1)和(2)所示。

X(t+1)=AX(t)+q(t),

(1)

Z(t)=HX(t)+r(t)。

(2)

式(1)和(2)中,t為時(shí)間,X(t)由鐘差X1(t)、頻率偏移X2(t)、老化系數(shù)X3(t)組成。Z(t)為測(cè)量量,等于鐘差X(t)。q(t)與r(t)為鐘噪聲,A與H分別為狀態(tài)轉(zhuǎn)移矩陣與觀測(cè)測(cè)量矩陣,如公式(3)和(4)所示。

H=[1 0 0],

(3)

(4)

在ARM中,數(shù)據(jù)處理部分的流程如圖4所示。在初次進(jìn)行數(shù)據(jù)處理時(shí),先對(duì)各個(gè)系數(shù)進(jìn)行初始化賦值,之后計(jì)算下一時(shí)刻的估計(jì)值與誤差協(xié)方差。在接收到實(shí)際測(cè)量數(shù)據(jù)之后,根據(jù)實(shí)際數(shù)據(jù)得到修正矩陣。最后更新估計(jì)值與誤差協(xié)方差,將更新的值投入下一次運(yùn)算之中,如此循環(huán)[12]。

圖4 ARM內(nèi)部數(shù)據(jù)處理部分流程

3 測(cè)試數(shù)據(jù)

目前初步完成3臺(tái)高精度時(shí)間同步器的研制,并完成設(shè)備實(shí)驗(yàn)數(shù)據(jù)的采集和處理,分別進(jìn)行性能比對(duì)測(cè)試,結(jié)果如下文所述。

3.1 1 PPS輸出與標(biāo)準(zhǔn)1 PPS(UTC(NTSC))的比較

首先,我們將3臺(tái)高精度時(shí)間同步器分別與鐘房信號(hào)進(jìn)行對(duì)比,其中鐘房的時(shí)間延遲為1 682 ns。測(cè)試連接圖如圖5所示。

圖5 時(shí)間同步精度測(cè)試原理圖

以NTSC鐘房輸出的標(biāo)準(zhǔn)1 PPS作為比對(duì)參考,分別與自行研制的3臺(tái)高精度時(shí)間同步器進(jìn)行了時(shí)間對(duì)比(鐘房的時(shí)間延遲為1 682 ns)。時(shí)間比對(duì)結(jié)果如圖6(橫坐標(biāo)為測(cè)量時(shí)間,單位為10 ks；縱坐標(biāo)為同步器輸出的1 PPS 與鐘房輸出的1 PPS時(shí)延差,單位為μs)所示,分別進(jìn)行連續(xù)測(cè)量24 h,標(biāo)準(zhǔn)差分別為4.8,4.3和4.8 ns,3臺(tái)同步器的同步效果較好。

圖6 高精度時(shí)間同步器與鐘房比對(duì)結(jié)果

3.2 不同設(shè)備同天線共電纜測(cè)試

此外,我們將自行研制的3臺(tái)高精度時(shí)間同步器兩兩之間進(jìn)行對(duì)比測(cè)試。為了使外界干擾引起的測(cè)試誤差降至最低,測(cè)試過(guò)程中將3臺(tái)時(shí)間同步器的接收機(jī)天線以Y形放置在一起,使天線的位置近似相同,使用相同長(zhǎng)度的電纜線。待所有同步器正常工作后開(kāi)始連續(xù)測(cè)量24 h,每秒鐘取得一次測(cè)量結(jié)果。測(cè)試結(jié)果如圖7所示,其中圖中橫坐標(biāo)為測(cè)量時(shí)間,單位為10 ks；縱坐標(biāo)為3臺(tái)同步器兩兩之間輸出的1 PPS的時(shí)延差,單位為ns。

由數(shù)據(jù)可知兩兩比對(duì)測(cè)試的時(shí)間差均值分別為2.1,1.1和4.0 ns,方差分別為2.2,2.1和2.4 ns。測(cè)試結(jié)果表明,本文所設(shè)計(jì)的基于卡爾曼濾波算法的3臺(tái)高精度時(shí)間同步器的時(shí)間同步功能實(shí)現(xiàn)較好。同時(shí),由于3臺(tái)同步器的內(nèi)部硬件結(jié)構(gòu)完全相同,數(shù)據(jù)處理方式一致,且比對(duì)結(jié)果存在的差異較小,因此,在允許的精度誤差范圍內(nèi)可近似認(rèn)為輸出精度相同。

圖7 高精度時(shí)間同步器間比對(duì)結(jié)果

4 總結(jié)

高精度時(shí)間同步器因其高精度的頻率輸出和時(shí)間同步性能,尤其適合應(yīng)用在移動(dòng)通信基站中；為基站其他設(shè)備提供高精度的頻率源和時(shí)間同步。本文設(shè)計(jì)并研制了一種基于FPGA與ARM的高精度時(shí)間同步器,并在多臺(tái)系統(tǒng)之間進(jìn)行了比對(duì)測(cè)試。經(jīng)測(cè)試表明,高精度時(shí)間同步器的同步功能效果較好。目前,該時(shí)間同步器主要采用 GPS 作為單一時(shí)間源,如果采用 GPS 和北斗雙模時(shí)間源,并處理好兩者之間時(shí)間源的相互切換,將會(huì)大大改善時(shí)間同步器工程應(yīng)用的可靠性。