基于三諧振網(wǎng)絡(luò)的超寬帶低噪聲放大器

(湘潭大學(xué)信息工程學(xué)院,湖南湘潭 411105)

射頻集成電路具有傳輸速率高、功耗低等優(yōu)勢,已逐漸成為無線通信領(lǐng)域中的新亮點(diǎn),在未來新一代移動無線通信中具有很大的發(fā)展?jié)摿1]。由于CMOS工藝具有成本低、功耗低、集成度高等特點(diǎn),現(xiàn)已被廣泛應(yīng)用于射頻集成電路中。超寬帶低噪聲放大器作為射頻集成電路中的關(guān)鍵模塊,電路需要同時具有平坦且較高的增益,輸入、輸出阻抗匹配,平坦且較低的噪聲系數(shù),較低的功耗。

近年來,多種滿足上述條件的超寬帶低噪聲放大器已經(jīng)被提出[2-9]。例如,文獻(xiàn) [2-3]中利用分布式放大器結(jié)構(gòu)實(shí)現(xiàn)了較高的增益并拓展了電路的帶寬,但是電感數(shù)量較多,面積和功耗也較大。之后Reiha等[4]采用電阻負(fù)反饋技術(shù)實(shí)現(xiàn)了平穩(wěn)的增益和輸入阻抗匹配,但是這種結(jié)構(gòu)由于在NMOS管(N-channel Metal Oxide Semiconductor FET)柵漏極間加入了反饋電阻,導(dǎo)致電路的噪聲過大。文獻(xiàn)[5]采用共源極結(jié)構(gòu)實(shí)現(xiàn)了低噪聲的要求,然而此種結(jié)構(gòu)無法使電路實(shí)現(xiàn)較好的輸入阻抗匹配,為解決這一難題,需在電路中額外加入切比雪夫濾波器電路,但是會導(dǎo)致芯片面積增大。2009年,Zhang等[6]采用單個共柵極CG結(jié)構(gòu)在不需外加電路的情況下,實(shí)現(xiàn)了較好的輸入輸出阻抗匹配以及較好的線性度,但是這種電路無法滿足系統(tǒng)在超寬帶范圍內(nèi)實(shí)現(xiàn)高增益的要求。為解決這一問題,Chen[7]提出了采用共柵-共源結(jié)構(gòu)(CG-CS)來實(shí)現(xiàn)平坦的增益,但是此種結(jié)構(gòu)的電路噪聲性能在高頻時有所惡化,整個電路的功耗也較高。文獻(xiàn)[10]提出了一種基于雙諧振負(fù)載網(wǎng)絡(luò)的超寬帶低噪聲放大器,在整個帶寬內(nèi)實(shí)現(xiàn)了較好的輸入阻抗匹配以及平坦的噪聲系數(shù),但是電路的功耗較大,工作帶寬較窄。

針對上述問題,本文采用 TSMC 0.18 μm CMOS工藝,在文獻(xiàn)[10]的基礎(chǔ)上增加了一級共源極(CS)結(jié)構(gòu),同時加入了一個級間的柵漏極電感L4,提出了一種基于三諧振匹配網(wǎng)絡(luò)的超寬帶低噪聲放大器。與一般的低噪聲放大器相比,本文在帶寬上有了較大的提升,在整個帶寬范圍內(nèi)得到了較高的增益以及平坦的噪聲系數(shù)。此外,為降低電路的功耗,引入了正向襯底偏置技術(shù)。

1 電路結(jié)構(gòu)

本文提出了一種基于三諧振匹配網(wǎng)絡(luò)的超寬帶低噪聲放大器。電路結(jié)構(gòu)如圖1所示。電路主要由3部分組成:電路的輸入級采用雙諧振負(fù)載網(wǎng)絡(luò)結(jié)構(gòu)[10],通過一個共柵極結(jié)構(gòu)和一個負(fù)載RLC結(jié)構(gòu)實(shí)現(xiàn)了輸入阻抗的匹配;放大級采用三諧振網(wǎng)絡(luò)匹配技術(shù),其中M1、M2、M3均為NMOS管,利用這一技術(shù)在電路中實(shí)現(xiàn)了較高的增益,并拓展了帶寬;電路的輸出級采用源跟隨器結(jié)構(gòu)。此外,在電路中通過引入襯底偏置技術(shù),使電路的功耗顯著降低。

2 電路分析

2.1 輸入匹配

由于在射頻收發(fā)機(jī)系統(tǒng)中,超寬帶低噪聲放大器的輸入端與天線或帶通濾波器直接相連,因此,為保證最大的功率傳輸,電路需在整個帶寬范圍內(nèi)實(shí)現(xiàn)輸入阻抗匹配。本文通過引入雙諧振負(fù)載網(wǎng)絡(luò)技術(shù)來實(shí)現(xiàn)電路的輸入阻抗匹配[10]。雙諧振負(fù)載網(wǎng)絡(luò)結(jié)構(gòu)的小信號等效電路模型如圖2所示,得到其輸入阻抗為:

圖1 超寬帶低噪聲放大器電路圖Fig.1 The circuit diagram of ultra-wideband low noise amplifier

式中:Zin(s)為電路的輸入阻抗;Cgs1為輸入級NMOS管M1的柵源極寄生電容;Ls為M1的源極電感;gm1為M1的跨導(dǎo);rds1為M1的輸出電阻;ZL(s)為M1的負(fù)載阻抗。

圖2 雙諧振負(fù)載網(wǎng)絡(luò)結(jié)構(gòu)的小信號等效電路模型Fig.2 Small-signal equivalent circuit model of dualresonance load network structure

圖2中Cd1為 M1漏極的寄生電容;Cgs2為NMOS管M2的柵源極寄生電容。由圖2可以看出,電路可以通過電容與電感之間的諧振作用增大負(fù)載阻抗ZL(s)的值。由式(1)可知,當(dāng)負(fù)載阻抗ZL(s)增大時,電路的輸入阻抗Zin(s)可以很容易地達(dá)到50 Ω,從而實(shí)現(xiàn)輸入阻抗的匹配。

2.2 三諧振網(wǎng)絡(luò)匹配技術(shù)

文獻(xiàn)[10]采用雙諧振負(fù)載網(wǎng)絡(luò)技術(shù)在電路處于12 GHz之后也會產(chǎn)生較高的增益,但此時在整個帶寬內(nèi)會出現(xiàn)兩邊高、中間低的現(xiàn)象,導(dǎo)致增益不再平坦。為解決這一問題,本文提出了基于三諧振匹配網(wǎng)絡(luò)的超寬帶低噪聲放大器。三諧振匹配網(wǎng)絡(luò)的等效電路圖如圖3所示。

圖3 三諧振匹配網(wǎng)絡(luò)的等效電路圖Fig.3 Equivalent circuit diagram of triple-resonance matching network

由圖3可知三諧振匹配網(wǎng)絡(luò)的總增益AV為:

式中:AV1為電路第一級級聯(lián)網(wǎng)絡(luò)的增益;AV2為電路第二級級聯(lián)網(wǎng)絡(luò)的增益;Vout1為電路第一級級聯(lián)網(wǎng)絡(luò)的輸出電壓;Vout2為電路第二級級聯(lián)網(wǎng)絡(luò)的輸出電壓;Vin為電路的輸入電壓。

其中:

式中:Rs為輸入信號的源阻抗;Zout2為第二級級聯(lián)網(wǎng)絡(luò)的輸出阻抗;gm2為輸入級NMOS管M2的跨導(dǎo);Cgs2為M2的柵源極寄生電容;rds2為M2的輸出電阻;Cd2為M2漏極的寄生電容;Cgs3為NMOS管M3的柵源極寄生電容。

當(dāng)電路頻率達(dá)到3 GHz時,M1輸入端并聯(lián)結(jié)構(gòu)Ls-Cgs1與M1輸出負(fù)載L1-Cd1同時發(fā)生諧振,電路呈純阻性,電路增益上升;在中頻處,電感L1和串聯(lián)結(jié)構(gòu)L2-Cgs2-C3共同作用使電路阻抗增大,將式(5)代入式(3)可得,電路輸出負(fù)載阻性增強(qiáng),增益提高;當(dāng)電路處于高頻時,M2輸出端并聯(lián)結(jié)構(gòu)L3-Cd2與串聯(lián)結(jié)構(gòu)L4-C4-Cgs3同時發(fā)生諧振,減小了電路高頻時寄生電容對電路的影響,將式(6)代入式(4)可知,電路的增益提高,使得帶寬有所增加。加入NMOS管M4和電感L6的主要目的是為了使電路在整個頻段范圍內(nèi)獲得一個平坦的增益。綜上所述,電路利用三次諧振過程可以在整個帶寬范圍內(nèi)得到平坦的增益。

2.3 輸出匹配

為了使電路實(shí)現(xiàn)輸出阻抗的匹配,本文采用了源跟隨器結(jié)構(gòu)。在圖1中,M6為M5提供穩(wěn)定的直流偏置,通過改變M5的大小使其輸出阻抗在整個帶寬范圍內(nèi)穩(wěn)定在50 Ω,實(shí)現(xiàn)輸出阻抗的匹配。

2.4 噪聲系數(shù)

在射頻收發(fā)機(jī)系統(tǒng)中,噪聲性能的分析是極其重要的。對于級聯(lián)網(wǎng)絡(luò)的噪聲系數(shù)NF可以表示為[11]:

式中:NF為級聯(lián)網(wǎng)絡(luò)總的噪聲系數(shù);NF1為第一級系統(tǒng)的噪聲系數(shù);NF2為第二級系統(tǒng)的噪聲系數(shù);NF3為第三級系統(tǒng)的噪聲系數(shù);GP1為第一級系統(tǒng)的功率增益;GP2為第二級系統(tǒng)的功率增益。

對于本文第一級系統(tǒng)CG級電路來說,噪聲系數(shù)NF可以表示為[12]:

式中:α為與工藝相關(guān)的參數(shù),α=gm/gd0;γc為溝道熱噪聲系數(shù)。

由式(8)可以看出,對于給定的輸出電阻rds1,噪聲系數(shù)NF會隨著負(fù)載阻抗網(wǎng)絡(luò)ZL(s)的增大而減小。在本文電路中,利用雙諧振負(fù)載網(wǎng)絡(luò)技術(shù)實(shí)現(xiàn)了較大的負(fù)載阻抗,使第一級系統(tǒng)的噪聲性能有所改善。由式(7)可知,在電路中通過使用三諧振網(wǎng)絡(luò)技術(shù)增大電路增益的方式,可以使第二級級聯(lián)系統(tǒng)以及第三級級聯(lián)系統(tǒng)的噪聲下降,從而使電路在整個帶寬范圍內(nèi)得到較低的噪聲系數(shù)NF。

2.5 襯底偏置技術(shù)

超寬帶低噪聲放大器作為射頻接收機(jī)中第一級系統(tǒng),其功耗占據(jù)了整個射頻接收機(jī)系統(tǒng)的絕大部分,因此控制LNA的功耗是極其必要的。本文通過引入襯底偏置技術(shù)降低了電路的工作電壓,達(dá)到了降低功耗的目的[13]。

在一般的電路中,MOS(Metal Oxide Semiconductor)管的襯底與源極之間常采用零偏置或反向偏置。但由于MOS管自身體效應(yīng)的存在,閾值電壓會隨著襯底端電壓的變化而變化[14]。對于NMOS器件,其閾值電壓與襯底電壓之間的關(guān)系為:

式中:Vbs為襯底與源極之間的電壓;Vth0為當(dāng)Vbs=0時MOS管的閾值電壓;γb為體效應(yīng)參數(shù);φf為半導(dǎo)體參數(shù)。

由式(9)可以看出,在襯-源極間加入電壓后,電路的閾值電壓減小,進(jìn)而電路的工作電壓減小,功耗降低。

3 仿真結(jié)果

3.1 仿真結(jié)果的優(yōu)化分析

在本文中,由式(1)～(6)可以計算出圖1中元件的參數(shù)值。其中電感L2=0.88 nH,L4=0.63 nH。由于隨著電路工作頻率的不斷升高,MOS管寄生電容對電路的影響越來越強(qiáng),導(dǎo)致理論值與實(shí)際值會出現(xiàn)一定程度的偏差,進(jìn)而導(dǎo)致電路的性能發(fā)生惡化。為防止這種惡化情況的發(fā)生,本文利用ADS軟件中的遺傳算法對電路中電感元件進(jìn)行了優(yōu)化,獲得了各項性能指標(biāo)最優(yōu)時電路元件的參數(shù)值。具體的元件參數(shù)值如表1所示。圖4所示為電感元件L2、L4優(yōu)化前與優(yōu)化后電路增益與噪聲系數(shù)仿真結(jié)果的對比圖。

3.2 工藝角對電路的影響

由于工藝角的不同對于MOS管的閾值電壓、漏極電流以及電阻、電容、電感的大小會產(chǎn)生影響,因此本文分析了工藝角分別在 “慢”狀態(tài)ss、標(biāo)準(zhǔn)狀態(tài)tt以及 “快”狀態(tài)ff下電路的各項性能指標(biāo)。

表1 超寬帶低噪聲放大器電路元件參數(shù)值Tab.1 The circuit component parameter values of ultra-wideband low noise amplifier

圖4 電感元件L2、L4優(yōu)化前與優(yōu)化后的電路增益與噪聲系數(shù)仿真結(jié)果的對比圖Fig.4 Comparison of simulation results of circuit gain and noise figure before and after optimization of inductive components L2 and L4

工藝角對于輸入反射系數(shù)S11的影響如圖5所示。由圖5可以看出,當(dāng)工藝角處于ff狀態(tài)時,輸入反射系數(shù)最大,但最大也沒有超過-6.9 dB,輸入阻抗匹配較好,說明工藝角對于輸入阻抗匹配性能影響較小。工藝角對于輸出反射系數(shù)S22的影響如圖6所示。由圖6可以看出,不管工藝角處于何種狀態(tài),輸出反射系數(shù)S22都小于-10 dB,表現(xiàn)了較好的輸出阻抗匹配性能。工藝角對于電路增益的影響如圖7所示。由圖7可以看出,工藝角對于電路增益的影響較大,當(dāng)工藝角處于ss狀態(tài)時,增益下降十分明顯,這是由于ss狀態(tài)下MOS管的閾值電壓升高,跨導(dǎo)gm變小,由式(3)、(4)可知電路的增益減小。但是在ss狀態(tài)下增益最小為8.64 dB,大于8.5 dB,增益平坦度為5.35 dB,符合低噪聲放大器增益的性能指標(biāo)要求。工藝角對于噪聲系數(shù)NF的影響如圖8所示。由圖8可以看出工藝角在ss狀態(tài)下噪聲性能惡化,此時噪聲系數(shù)最大為7.3 dB。這是由于在ss狀態(tài)下電路的增益減小,由式(7)可知電路的噪聲系數(shù)增大。綜上所述,雖然工藝角對于增益以及噪聲系數(shù)的影響較大,但都可以滿足超寬帶低噪聲放大器的基本性能指標(biāo)要求。

圖5 工藝角對于輸入反射系數(shù)S11的影響Fig.5 Influence of the process corner on input reflection coefficientS11

圖6 工藝角對于輸出反射系數(shù)S22的影響Fig.6 Influence of the process corner on output reflection coefficientS22

圖7 工藝角對于增益S21的影響Fig.7 Influence of the process corner on gainS21

圖8 工藝角對于噪聲系數(shù)NF的影響Fig.8 Influence of the process corner on noise figure NF

3.3 溫度特性對電路的影響

由于電路的溫度對于MOS管的閾值電壓Vth以及本征載流子濃度具有極大的影響,因此分析電路的溫度特性對超寬帶低噪聲放大器性能的影響是極其必要的。本文分析了溫度t分別在-55℃,25℃以及125℃時對電路各項性能的影響。

溫度特性對于輸入反射系數(shù)S11的影響如圖9所示,溫度特性對于輸出反射系數(shù)S22的影響如圖10所示。由圖9以及圖10可以看出,溫度對于S11以及S22的影響不是很大,基本與溫度t=25℃時接近。溫度特性對于增益S21的影響如圖11所示。由圖11可以看出,溫度越高,增益越小,在t=125℃時增益最小,最小增益為12.06 dB,增益平坦度為4.88 dB,符合放大器的增益性能要求。溫度特性對于噪聲系數(shù)NF的影響如圖12所示。由圖12可以看出,溫度越高,NF越大,在溫度為125℃時NF最大,最大NF為6.65 dB,符合低噪聲放大器對于噪聲性能的要求。因此對于本文來說,在溫度為-55～125℃范圍內(nèi)可滿足低噪聲放大器各項性能指標(biāo)要求。

圖9 溫度特性對于輸入反射系數(shù)S11的影響Fig.9 Influence of temperature characteristics on input reflection coefficientS11

圖10 溫度特性對于輸出反射系數(shù)S22的影響Fig.10 Influence of temperature characteristics on output reflection coefficientS22

圖11 溫度特性對于增益S21的影響Fig.11 Influence of temperature characteristics on gainS21

圖12 溫度特性對于噪聲系數(shù)NF的影響Fig.12 Influence of temperature on noise figure NF

3.4 仿真結(jié)果分析

本文提出的超寬帶低噪聲放大器采用TSMC 0.18 μm CMOS工藝,利用ADS軟件對電路進(jìn)行優(yōu)化仿真,電路工作帶寬為4～18 GHz。由于電路采用了襯底偏置技術(shù),其工作電壓僅為0.9 V,功耗(不包括源跟隨器)為5.715 mW。

本文是在室溫25℃狀態(tài)下的仿真結(jié)果。輸入反射系數(shù)S11和輸出反射系數(shù)S22的仿真結(jié)果如圖13所示,可以看出S11在 4～18 GHz頻帶內(nèi)小于-9.614 dB,顯示了較好的輸入匹配性能,放大器S22曲線在同帶寬范圍內(nèi)均小于-11.68 dB。放大器(LNA)增益S21的仿真結(jié)果如圖14所示,可以看出在4 ～18 GHz范圍內(nèi)S21有(17.34±1.39)dB,具有較高且平坦的增益。LNA的噪聲系數(shù)NF的仿真結(jié)果如圖15所示,可以看出NF的最小值為3.22 dB,在4 ～18 GHz范圍內(nèi)有(4.047±0.825)dB,具有平坦且較低的噪聲系數(shù)。

除此之外,還有一個描述低噪聲放大器性能的指標(biāo)是品質(zhì)因數(shù)(FOM)[15]。其中

式中:FOM為電路的品質(zhì)因數(shù);BW為電路允許工作的帶寬;PD為電路的直流功耗。

表2總結(jié)了超寬帶LNA的性能參數(shù),并將其與近年來報道的文獻(xiàn)進(jìn)行了對比,可以看出本文LNA具有較寬的頻帶以及較高且平坦的增益,較低且平坦的噪聲系數(shù),較高的FOM。

圖13 輸入輸出反射系數(shù)Fig.13 Input and output reflection coefficients

圖14 增益S21仿真結(jié)果Fig.14 The simulation results of gainS21

圖15 噪聲系數(shù)NF仿真結(jié)果Fig.15 The simulation results of noise figure NF

4 結(jié)論

本文提出了一種基于三諧振匹配網(wǎng)絡(luò)的超寬帶低噪聲放大器。利用三諧振網(wǎng)絡(luò)的特點(diǎn),提高了放大器的帶寬,獲得了平坦的增益、噪聲系數(shù)以及較高的FOM。本文采用TSMC 0.18 μm CMOS工藝,利用ADS軟件對電路在室溫25℃狀態(tài)下進(jìn)行優(yōu)化仿真,在4～18 GHz帶寬內(nèi)超寬帶低噪聲放大器的增益為(17.34±1.39)dB,噪聲系數(shù)為(4.047±0.825)dB。通過在電路中引入襯底偏置技術(shù),其工作電壓僅為0.9 V,功耗(不包括源跟隨器)為5.715 mW。

表2 近幾年超寬帶低噪聲放大器性能對比Tab.2 The performance comparison of ultra-wideband low noise amplifiers in recent years