基于數(shù)字微鏡器件的目標(biāo)模擬器關(guān)鍵技術(shù)研究

鄺曉天 ，李 強(qiáng) ，韓維強(qiáng) ，王 宇

（1.中國科學(xué)院光電技術(shù)研究所四川成都610000；2.中國科學(xué)院大學(xué)北京101400）

隨著圖像采集、識(shí)別、分析、處理等技術(shù)的發(fā)展，具有這些功能設(shè)備性能得到了巨大發(fā)展，因此也提出了更多樣更精確的試驗(yàn)要求。設(shè)備的研制階段不同，應(yīng)用不同，對其試驗(yàn)的方式也不同。具體方法有3種：實(shí)地外場試驗(yàn)、數(shù)字圖像注入式仿真試驗(yàn)、半實(shí)物場景仿真試驗(yàn)。其中實(shí)半實(shí)物場景仿真試驗(yàn)成本較低，對試驗(yàn)環(huán)境要求相對寬松，試驗(yàn)可重復(fù)性強(qiáng)，能較真實(shí)地模擬應(yīng)用場景。因此，對半實(shí)物場景仿真實(shí)驗(yàn)技術(shù)的研究具有重大意義。

德州儀器公司（TI）于1987年發(fā)明的數(shù)字微鏡器件（DMD）是一種可以調(diào)制入射光幅度、方向和位相的空間照明調(diào)制器。數(shù)字微鏡器件（DMD）由于其高分辨率，高亮度，較小的體積，較高的靈活性，是半實(shí)物仿真試驗(yàn)系統(tǒng)常常采取的熱門方案之一。本文研究內(nèi)容是設(shè)計(jì)一種用于地面復(fù)雜場景模擬及星圖模擬的基于數(shù)字微鏡器件的目標(biāo)模擬器驅(qū)動(dòng)電路系統(tǒng)及星圖模擬算法。

1 數(shù)字微鏡器件原理介紹

數(shù)字微鏡器件是一種微機(jī)電系統(tǒng)（MEMS）器件[1]。每個(gè)DMD芯片都是由若干個(gè)獨(dú)立的反射微鏡排列構(gòu)成的，每個(gè)反射微鏡即對應(yīng)顯示的一個(gè)像素。

數(shù)字微鏡芯片中，在每個(gè)微鏡的下方是一個(gè)由雙CMOS存儲(chǔ)元件形成的存儲(chǔ)單元，兩個(gè)存儲(chǔ)元件的狀態(tài)不是獨(dú)立的，而是始終互補(bǔ)。如果一個(gè)存儲(chǔ)元件為邏輯1，則另一個(gè)存儲(chǔ)元件為邏輯0，反之亦然。輸入到數(shù)字微鏡芯片的數(shù)字信號(hào)控制每個(gè)微鏡的機(jī)械翻轉(zhuǎn)，將來自照明光源的入射光反射到特定的角度，以達(dá)到成像的效果[2]。

2 目標(biāo)模擬器系統(tǒng)設(shè)計(jì)

2.1 系統(tǒng)整體框架

本設(shè)計(jì)的系統(tǒng)采用“FPGA+DLPC+DMD”的結(jié)構(gòu)。其中，DMD（Digital Micromirror Device）即德州儀器出品的用于數(shù)字光處理（DLP，Digital Light Processing）的數(shù)字微鏡器件[3]。DLPC（Digital Light Processing Controller）是德州儀器提供的一種控制數(shù)字微鏡器件的專用芯片。FPGA（Field-Programmable Gate Array）即現(xiàn)場可編程門陣列，用于控制整個(gè)系統(tǒng)，以及進(jìn)行實(shí)時(shí)圖像處理[4]。圖1為目標(biāo)模擬器結(jié)構(gòu)簡圖。

圖1 目標(biāo)模擬器結(jié)構(gòu)簡圖

2.2 核心器件選型

從1987年至今，德州儀器（TI）已經(jīng)研發(fā)了至少上百款不同尺寸、不同分辨率、適用于不同場景的數(shù)字微鏡器件（DMD）。近年來，德州儀器（TI）還為各個(gè)型號(hào)的數(shù)字微鏡器件配備了與之對應(yīng)的控制芯片（DLPC，Digital Light Processing Controller）。本設(shè)計(jì)中我們選取DLP6500型號(hào)的數(shù)字微鏡器件，所對應(yīng)的控制驅(qū)動(dòng)芯片為DLPC900。

為了能實(shí)現(xiàn)上位機(jī)通過USB2.0控制整個(gè)系統(tǒng)，實(shí)現(xiàn)CameraLink實(shí)時(shí)視頻傳輸功能和實(shí)時(shí)圖像處理功能，并且為今后可能實(shí)現(xiàn)的通過FPGA直接控制數(shù)字微鏡器件提供可能[5]。本系統(tǒng)FPGA采用Xilinx Zynq-7000系列的 XC7Z030-1FFG676I，XC7Z030有由處理器系統(tǒng)（PS）和可編程邏輯（PL）兩部分構(gòu)成[6]，其中PS包括一個(gè)主頻達(dá)667 MHz～1 GHz的雙核ARM Cortex A9、片內(nèi)存儲(chǔ)器額多種外設(shè)接口；PL相當(dāng)于7系列的Kintex-7 FPGA。

2.3 系統(tǒng)結(jié)構(gòu)

根據(jù)我們所確定的系統(tǒng)整體結(jié)構(gòu)及核心器件型號(hào)，再加上相應(yīng)的外圍電路，設(shè)計(jì)了具體的系統(tǒng)結(jié)構(gòu)。圖2為系統(tǒng)的原理框圖。

圖2 系統(tǒng)原理框圖

圖2中風(fēng)扇和LED燈（光源）是兩個(gè)獨(dú)立部件，LED等必須安裝在光學(xué)部件合適位置，風(fēng)扇則安裝在機(jī)械部件的合適位置，方便散熱即可。

為方便光學(xué)系統(tǒng)的安裝調(diào)試，系統(tǒng)采用控制板（簡稱“MAIN板”）加驅(qū)動(dòng)板（簡稱“DMD板”）的分體式結(jié)構(gòu)，兩塊板通過15 cm左右的電纜連接，。其中DMD板只有DLP6500FLQ及DMD專用電源電路，其他所有電路（包括IO接口接插件）都在MAIN板上。

由于系統(tǒng)采用“控制板+驅(qū)動(dòng)板”的分體式結(jié)構(gòu)，因此需要選擇一種合適的連接方案。兩塊PCB板目前常見的連接方式主要有：FPC（Flexible Printed Circuit，柔性印制電路連接器）、FFC（Flexible Flat Cable，柔性扁平電纜連接器）或電纜軟連接，通過子母板等方式硬連接，通過無線收發(fā)、藍(lán)牙技術(shù)連接，通過紅外線發(fā)射-接收方式交換數(shù)據(jù)，實(shí)現(xiàn)連接[7]。本設(shè)計(jì)采用自制的高速差分連接線連接，其特點(diǎn)是柔軟、可隨意彎折、可穿過狹窄的空間、便于調(diào)試、成本較低等。兩塊電路板均配置相應(yīng)插座，控制信號(hào)和電源使用25芯的J30J-25ZKW-J，差數(shù)據(jù)信號(hào)使用74芯的J30J-74ZKW-J。

本設(shè)計(jì)的目標(biāo)模擬器共4種工作模式：預(yù)存圖像模式，USB1.1接口圖像模式，USB2.0接口圖像模式，實(shí)時(shí)視頻模式。

在預(yù)存圖像模式下，數(shù)字微鏡器件直接加載并顯示預(yù)存在FLASH閃存中的圖像。在這種模式下，上位機(jī)只需向目標(biāo)模擬器發(fā)送控制命令，而無需傳輸圖像。

在USB1.1圖像模式下，由上位機(jī)直接通過USB1.1接口向DLPC發(fā)送控制命令，并傳輸靜態(tài)圖像。

在USB2.0圖像模式下，由上位機(jī)通過USB2.0接口控制FPGA并傳輸圖像，由FPGA控制目標(biāo)模擬器顯示靜態(tài)圖像。

在視頻模式下，由上位機(jī)通過USB2.0接口控制FPGA以控制整個(gè)系統(tǒng)[8]，實(shí)時(shí)動(dòng)態(tài)圖像（視頻）通過CameraLink接口[9]傳入FPGA，F(xiàn)PGA對視頻進(jìn)行實(shí)時(shí)圖像處理后傳入DLPC。

3 驅(qū)動(dòng)板硬件電路設(shè)計(jì)

驅(qū)動(dòng)板主要由數(shù)字微鏡器件、兩個(gè)連接器和專用二次電源及外圍電路組成。數(shù)字微鏡器件和二次電源直接與連接器相連，并通過高速差分連接線與控制板相連。專用二次電源采用德州儀器（TI）的TPS65145IPW[10]，輸入 3.3 V，為DLP6500FLQ提供三路輸出電壓，二次電源芯片還配置了外圍電路以使電源部分適配DLP6500FLQ芯片。本設(shè)計(jì)電路設(shè)計(jì)部分軟件平臺(tái)為Altium Designer6.9。圖3為驅(qū)動(dòng)板電路原理示意圖。

圖3 驅(qū)動(dòng)板電路原理示意圖

3.1 電源升壓電路模塊

表1為DLP6500FLQ的推薦供電電壓表。

表1 DLP6500FLQ的推薦供電電壓表

考慮供電需求情況，驅(qū)動(dòng)板供電模塊采用TPS65145IPW芯片。TPS65145IPW[11]電壓輸入范圍為2.7～5.8 V，開關(guān)頻率為1.6 MHz，三路獨(dú)立可調(diào)電壓輸出，主輸出電壓最高可達(dá)15 V，負(fù)輸出電壓可低至-12 V/20 mA，正輸出最高電壓可達(dá)30 V/20 mA。

TPS65145IPW包含一個(gè)升壓斬波電路[12]（Boost Converter），可提供最大15 V/400 mA主輸出；一個(gè)正電荷泵（Positive Charge Pump），可提供最大30 V/20 mA輸出；一個(gè)負(fù)電荷泵（Negative Charge Pump），可提供最大-12 V/20 mA輸出；一個(gè)“Power Good”信號(hào)，用于監(jiān)控輸入電壓；一個(gè)線性穩(wěn)壓控制器[13]，可提供3.3 V輸出。按照需求，設(shè)計(jì)TPS65145IPW芯片外圍電路，圖4為TPS65145IPW芯片外圍電路原理圖。

按照德州儀器提供的技術(shù)資料，根據(jù)公式計(jì)算，該電源模塊提供的三路獨(dú)立輸出電壓分別為:

圖4 TPS65145IPW芯片外圍電路原理圖

三路輸出電壓可以滿足表1中展示的DLP6500所需供電電壓[14]。

除各路輸出端以外，VIN為供電輸入，EN為器件使能端，ENR為線性穩(wěn)壓控制器使能端，C1+，C1-為電荷泵所需快速充電電容（flying capacitor），C2+，C2-/MODE為正電荷泵模式選擇引腳，PG為“Power Good”信號(hào)。

3.2 微鏡保護(hù)電路模塊

圖5為微鏡保護(hù)電路原理圖。圖5中，EN_OFFSET為數(shù)字微鏡器件的使能輸出端。此保護(hù)電路存在的意義是：在系統(tǒng)上電或關(guān)機(jī)的瞬間，會(huì)產(chǎn)生一個(gè)脈沖高電壓，這個(gè)電壓對微鏡是有比較大的傷害的，因此需要一個(gè)保護(hù)電路，保證在電壓穩(wěn)定的時(shí)候DLP6500FLQ才通電工作[15]。

以圖5中的上面部分為例，當(dāng)DLP6500FLQ正常工作時(shí)，EN_OFFSET輸出高電平，晶體管Q3的基極電位高于發(fā)射極電位，此時(shí)晶體管Q3處于工作于飽和區(qū)，集電極和發(fā)射極處于導(dǎo)通狀態(tài)，電阻R42承擔(dān)了全部壓降，晶體管Q2的基極與發(fā)射極電位相等，Q2處于截止?fàn)顟B(tài)，此時(shí)Q1的基極與發(fā)射極電位相等，Q1處于截止?fàn)顟B(tài)，+8.5 V電源正常供電。

當(dāng)DLP6500FLQ開始關(guān)機(jī)，EN_OFFSET輸出低電平，Q3基極電位為0，Q3處于截止?fàn)顟B(tài)，Q2基極電位為3.3 V，Q2的集電極和發(fā)射極處于導(dǎo)通狀態(tài)，Q1的基極電位為0，發(fā)射極電位高于基極，Q1處于導(dǎo)通狀態(tài)（應(yīng)當(dāng)注意Q1為PNP型晶體管），此時(shí)8.5 V電源相當(dāng)于被另一條通路接地，這條通路與DLP6500FLQ并聯(lián)，分擔(dān)了部分電流，快速釋放剩余電荷，從而保護(hù)了微鏡。

同樣的，當(dāng)系統(tǒng)從關(guān)機(jī)到上電的一瞬間，EN_OFFSET還未輸入高電平，晶體管Q3處于截止?fàn)顟B(tài)，晶體管Q2和Q1處于導(dǎo)通狀態(tài)，8.5V電源被接地，與DLP6500FLQ并聯(lián)，分擔(dān)了部分的電流，之后DLP6500FLQ才進(jìn)入正常工作狀態(tài)，從而保護(hù)了微鏡。

圖5中保護(hù)電路的中間和下面部分分別連接+16 V輸入電壓及-10 V輸出電壓，同樣用于使微鏡只有在電壓穩(wěn)定的情況下翻轉(zhuǎn)工作以保證其安全，這兩部分電路的工作原理業(yè)余上面部分類似，此處不予過多闡述。

圖5 微鏡保護(hù)電路原理圖

3.3 供電穩(wěn)壓濾波模塊

圖6為5個(gè)穩(wěn)壓濾波電路原理圖。

圖6中穩(wěn)壓濾波電路包括[16]：

圖6 供電模塊電路原理圖

1）VBIAS引腳的外圍電路，+16 V輸入電壓與地之間并聯(lián)了C20、C21、C22、C23、C245 個(gè)電容。其中C20為10 uF的電容，作用是濾去高頻紋波。C21、C22、C23、C24是0.1 uF的電容，作用是濾去低頻紋波。

2）VOFFSET引腳的外圍電路，+8.5 V輸入電壓與地之間并聯(lián)了C25、C26、C27、C28、C29、C306 個(gè)電容。其中C25為10uF的電容，作用是濾去高頻紋波。C26、C27、C28、C29、C30是0.1 uF的電容，作用是濾去低頻紋波。

3）VRESET引腳的外圍電路，+16 V輸入電壓與地之間并聯(lián)了C31、C32、C33、C34、C355 個(gè)電容。其中C31為10 uF的電容，作用是濾去高頻紋波。C32、C33、C34、C35是0.1 uF的電容，作用是濾去低頻紋波。

4）VCC引腳的外圍電路，+16 V輸入電壓與地之間并聯(lián)了C36、C37、C38、C39、C40、C41、C42、C438 個(gè)電容。其中C43為100 uF的電容，作用是濾去高頻紋波。C36、C37、C38、C39、C40、C41、C42是0.1 uF的電容，作用是濾去低頻紋波。

5）VCC引腳的外圍電路，+16 V輸入電壓與地之間并聯(lián)了C44、C45、C46、C47、C48、C49、C50、C518 個(gè)電容。其中C51為100uF的電容，作用是濾去高頻紋波。C36、C37、C38、C39、C40、C41、C42是0.1 uF的電容，作用是濾去低頻紋波。

4 試驗(yàn)樣機(jī)研制及功能測試

4.1 試驗(yàn)樣機(jī)研制

按照第三章設(shè)計(jì)的系統(tǒng)結(jié)構(gòu)，第四章設(shè)計(jì)的硬件電路，再加上另行設(shè)計(jì)的一部分控制電路，研制了基于數(shù)字微鏡器件目標(biāo)模擬器硬件系統(tǒng)。該系統(tǒng)為“控制板+驅(qū)動(dòng)板”的分體式結(jié)構(gòu)?？刂瓢逯饕钶dXC7Z030、DLPC900為核心的驅(qū)動(dòng)電路，控制板尺寸為155mm×125 mm。驅(qū)動(dòng)板搭載數(shù)字微鏡器件DLP6500FLQ及其電源電路，驅(qū)動(dòng)板尺寸為100 mm×78 mm。兩塊板通過自制的15 cm高速差分電纜軟連接。硬件系統(tǒng)系統(tǒng)通過USB1.1與上位機(jī)相連。安裝德州儀器（TI）公司免費(fèi)提供的用于DLPC900的“DLPC900REFSW-3.0.0-windows-installer.exe”后，可以通過USB1.1口直接對DLPC900進(jìn)行控制和設(shè)置參數(shù)，采用德州儀器（TI）提供的專用上位機(jī)（PC機(jī)）程序“DLP LCR6500&LCR 9000 GUI”（DLPC900REFGUI），該軟件為PC圖形用戶界面（GUI）的可執(zhí)行文件，可與DLPC900控制器實(shí)現(xiàn)USB通信。圖7為硬件系統(tǒng)實(shí)拍圖。

4.2 試驗(yàn)樣機(jī)功能測試及性能分析

我們以USB1.1圖像模式測試驅(qū)動(dòng)電路功能。驅(qū)動(dòng)電路接通5 V直流電源通過USB1.1接口連接到上位機(jī)，打開“DLP LCR6500&LCR 9000 GUI”驅(qū)動(dòng)程序，載入BMP格式測試圖像。圖8為1 920×1 080測試圖像及顯示情況。

圖7 硬件系統(tǒng)實(shí)拍圖

圖8 1920×1080測試圖像及顯示情況

我們已經(jīng)驗(yàn)證了硬件系統(tǒng)方案的可行性，根據(jù)我們所選型號(hào)的器件特性參數(shù)，可知本系統(tǒng)可達(dá)到表2中的性能參數(shù)。

表2 目標(biāo)模擬器主要性能參數(shù)

5 結(jié)論

文中設(shè)計(jì)了一種基于數(shù)字微鏡器件的目標(biāo)模擬器的驅(qū)動(dòng)電路部分，完成了系統(tǒng)結(jié)構(gòu)設(shè)計(jì)，驅(qū)動(dòng)板硬件電路設(shè)計(jì)，“FPGA+DLPC+DMD”的結(jié)構(gòu)改善了數(shù)字微晶器件專用控制芯片的局限性，硬件電路解決了數(shù)字微鏡器件供電、微鏡保護(hù)等問題。系統(tǒng)完善后可支持實(shí)時(shí)視頻傳輸及圖像處理功能，具有高分辨率，高幀頻，適用于寬頻帶可見光，小型化，輕量化等特點(diǎn)。