器件集成電路單粒子效應(yīng)概論

張鑫

摘 要：文章主要寫的是芯片存儲電路單粒子效應(yīng)概論，對單粒子效應(yīng)增加穩(wěn)定性的方法在芯片存儲電路中產(chǎn)生的效應(yīng)及解決方法進(jìn)行了調(diào)研，外部強(qiáng)磁環(huán)境中的高能粒子入射半導(dǎo)體材料時，其軌跡上淀積的電荷將被敏感節(jié)點(diǎn)收集，引發(fā)單粒子效應(yīng)。文章針對單粒子效應(yīng)對電信號的危害，從單粒子效應(yīng)的建模進(jìn)行了深入探究。文章主要對一些新型的解決方法給予論述：（1）SEU加固的存儲單元結(jié)構(gòu)。（2）電荷共享收集以及對存儲單元的影響。完成了從邏輯設(shè)計、版圖設(shè)計以及投片的完整流程。

關(guān)鍵詞：單粒子翻轉(zhuǎn)；單粒子瞬態(tài)；絕緣體上硅；抗輻照加固

中圖分類號：TN40 文獻(xiàn)標(biāo)志碼：A 文章編號：2095-2945（2018）30-0011-02

Abstract： This paper mainly describes the introduction of single event effect in chip memory circuit， and investigates the effect and solution of single event effect in chip memory circuit to increase the stability of single event effect. When the high energy particles in the external strong magnetic environment are incident on the semiconductor material， the charge deposited on the track will be collected by the sensitive node， which will cause the single event effect. Aiming at the harm of single event effect to electrical signal， this paper makes a deep research from the modeling of single event effect. The paper mainly discusses some new solutions： （1） Memory cell structure strengthened by SEU； and （2） Charge-sharing collection and its effect on memory cells， in order to complete the complete process of logical design， layout design and casting.

Keywords： single event upset； single event transient； silicon on insulator； radiation hardening

引言

由于長期探索宇宙，因其環(huán)境比較特殊，具有很強(qiáng)的磁場，進(jìn)而使得對于集成電路有了更高的要求。未來的探索宇宙的過程中，建設(shè)空間站對于集成電路的壽命和抗輻射能力的要求會更高。隨著存儲電路集成度越來越精密，寄生電容電阻也在增加，因此存儲電路的可靠性和性能也有了更加精確的要求。由于探索宇宙的地方不同，對集成電路的輻射就不同，對集成電路的性能要求也就不同。

1 單粒子效應(yīng)的改善方法

芯片存儲電路的穩(wěn)定性SRAM存儲單元通常是電阻進(jìn)行穩(wěn)定，就是在存儲單元增加兩個解耦電阻，增大翻轉(zhuǎn)需求的能量，圖1（a）。這種方法有著很多不可靠因素，例如：寫入time增加、工藝復(fù)雜度在不同程度上提升、在芯片運(yùn)行過程中產(chǎn)生的熱量對電阻的精度造成很大的影響。如圖1（b）Rockett改進(jìn)了上述解決存儲電路穩(wěn)定性技術(shù)，在解耦電阻上并聯(lián)低阻抗開關(guān)，寫入時低阻抗開關(guān)關(guān)閉，從而使得其直連，這樣就減小了該技術(shù)方法對寫入速度的影響。

因數(shù)字邏輯軟錯誤頻率曲線不斷攀升，數(shù)字邏輯穩(wěn)定性也備受本行業(yè)的關(guān)注。由于數(shù)字邏輯的樣式千變?nèi)f化，并且很難判斷時鐘信號和正常信號，使得解決組合邏輯的穩(wěn)定性的方法受到各種阻礙。雖然TMR技術(shù)能起到一定的電荷穩(wěn)定水平，卻不能避免攝像機(jī)中由于外界環(huán)境的輻射造成時鐘信號錯誤。也可以適當(dāng)將晶體管的尺寸增加，給門電路的增加一定的驅(qū)動電路，這樣對存儲芯片也對芯片電荷額穩(wěn)定性有一定的作用。

存儲芯片電路中的電荷改變是現(xiàn)在必須解決的一種單粒子效應(yīng)。先前電荷改變的穩(wěn)定性主要是靠對電子吸附能力較弱的材料和較先進(jìn)的制造方法，從而減少粒子入射時電荷的本身的電離與其他寄生電容對電荷的收集量。上述方法需要維護(hù)防止電子被輻射的工藝線，由于抗輻射芯片的出貨量非常小、工藝線設(shè)備維護(hù)成本較高、自身生產(chǎn)難度較為困難。另外，抗輻射工藝線很難媲美普通商用工藝，溝道長度一般較商用工藝落后三到四代，從而降低了抗輻射電路的生產(chǎn)速度，降低了集成度，提高了能量損耗。本文的主要思想是在商用工藝的基礎(chǔ)上，從電路和布局的設(shè)計上重新走開發(fā)路線，從而降低集成芯片存儲電路在電荷能量的易吸附性。本文的方法也可以使用比較成熟的互補(bǔ)金屬氧化物半導(dǎo)體集成工藝，降低了抗輻射芯片的成本，另外還可以提高芯片的性能和集成度，降低芯片本身的功耗。

芯片存儲電路穩(wěn)定性設(shè)計的關(guān)鍵是利用對寄生電容電荷采集影響不大的節(jié)點(diǎn)和非常合理的芯片IC設(shè)計，避免數(shù)字信號轉(zhuǎn)到單個存儲單元。如果NMOS管的襯底很小，則襯底內(nèi)電場從漏極指向基極。當(dāng)帶電量較大的電荷入射時，會產(chǎn)生從漏極到基極的電流，使漏極超過一定的負(fù)荷，使得兩端的電壓差不超過額定誤差，因此不會因擊穿而產(chǎn)生單個粒子效應(yīng)。相反，如果NMOS管在正常情況下的襯底非常寬，則漏極基體內(nèi)置磁場強(qiáng)度增加，但是磁場方向不變。當(dāng)帶電量較大的電荷入射時，從基極到襯底的電勢增加，導(dǎo)致漏極電荷能量過大，使得芯片存儲電路發(fā)生單粒子效應(yīng)。同樣，PMOS管的漏極在帶電量較大的電荷入射時下不會發(fā)生逆轉(zhuǎn)，但帶電量較小的電荷入射時會產(chǎn)生單粒子效應(yīng)。

在底層電路設(shè)計中，各種穩(wěn)定性較強(qiáng)的存儲單元都是用了與圖2或類似的穩(wěn)定結(jié)構(gòu)來降低電平其影響區(qū)域單元。其中M1和M3襯底較寬，主要是為了防止各MOS管之間的輸出結(jié)果相互獨(dú)立，造成輸出結(jié)果不穩(wěn)定；M2和M4是兩個襯底較小的分壓管。如圖2中晶體管連接結(jié)構(gòu)以及電路特性，IN發(fā)生改變，M2管由于IN發(fā)生改變造成晶體管導(dǎo)通，但是其驅(qū)動能力過小而不足以影響OUT的輸出結(jié)果。M4管由于IN發(fā)生改變造成晶體管導(dǎo)通，OUT的輸出因其影響的能力不夠而不發(fā)生變化。如果OUT發(fā)生改變，M1管關(guān)斷，不會改變OUT的狀態(tài)，而M4管則會使得OUT變成低電壓。OUT所連接的M2和M1的漏極不能產(chǎn)生反向偏置，不能達(dá)到敏感節(jié)點(diǎn)條件，因而不會發(fā)生OUT不會改變。

2 結(jié)束語

通過對大量文獻(xiàn)以及數(shù)字模擬仿真結(jié)果進(jìn)行分析，對當(dāng)前單粒子效應(yīng)解決辦法總結(jié)如下：（1）因?yàn)楸Ｗo(hù)漏極通過加固的存儲電路的漏極與附加電極之間的襯底層較薄，二者電勢透過襯底層連接在一起，導(dǎo)致器件工作時的特性曲線不能媲美常規(guī)MOS管，因此該MOS管就不太適合作為常規(guī)MOS管使用；（2）發(fā)生單粒子效應(yīng)后，不論是90度入射還是不確定角度射，保護(hù)漏的穩(wěn)定性結(jié)構(gòu)的漏極所吸收電荷要多于常規(guī)MOS管。原因是輔助電極電壓對漏極電壓的影響使得漏極電壓降低，增加了漏極收集電荷的區(qū)域，從而使得單粒子效應(yīng)發(fā)生的概率增加。而電壓的相對提高也使得電荷收集的速率有所提升；（3）保護(hù)漏穩(wěn)定性結(jié)構(gòu)比常規(guī)MOS管所收集多的電荷時間段在單粒子效應(yīng)產(chǎn)生漏極電流脈沖達(dá)到極點(diǎn)之后；（4）七級反向器鏈終端

脈沖寬度具有一定降低單粒子效應(yīng)的能力，保護(hù)漏穩(wěn)定性結(jié)構(gòu)具有一定的能力。這是因?yàn)槁O上升的電壓使得電子吸附能力對于電荷吸附能力要更高，所以反向器鏈脈沖寬度較短的時間段在電流脈沖和電荷收集量均較高的情況下；（5）經(jīng)典的保護(hù)漏穩(wěn)定性結(jié)構(gòu)已經(jīng)不再適用基于更高

集成度及工藝節(jié)點(diǎn)要求較高的半導(dǎo)體器件。

參考文獻(xiàn)：

[1]劉必慰.集成電路單粒子效應(yīng)建模與加固方法研究[D].國防科學(xué)技術(shù)大學(xué)，2009.

[2]林子壬.納米集成電路單粒子瞬變中電荷收集機(jī)理及加固方法研究[D].國防科學(xué)技術(shù)大學(xué)，2013.

[3]戴然.單粒子翻轉(zhuǎn)效應(yīng)的模擬和驗(yàn)證技術(shù)研究[D].電子科技大學(xué)，2013.

[4]魏志超.InPHBT器件單粒子效應(yīng)研究[D].西安電子科技大學(xué)，2014.

[5]劉真.標(biāo)準(zhǔn)單元抗單粒子瞬態(tài)效應(yīng)版圖加固技術(shù)與驗(yàn)證方法研究[D].國防科學(xué)技術(shù)大學(xué)，2011.

[6]G.I. Zebrev，K.S. Zemtsov. Multiple cell upset cross-section modeling： A possible interpretation for the role of the ion energy-loss straggling and Auger recombination[J]. Nuclear Inst. and Methods in Physics Research， A，2016，827.

[7]BenGuang Han，ZhongJie Guo，XiHu Wang，LongSheng Wu，YouBao Liu. A radiation-hardened-by-design technique for suppressing SET in charge pump of PLL frequency synthesizer[J]. Science China Technological Sciences，2013，562.

[8]Enrico Costenaro，Dan Alexandrescu，Kader Belhaddad，Michael Nicolaidis. A Practical Approach to Single Event Transient Analysis for Highly Complex Design[J]. Journal of ElectronicTesting，2013，293.

[9]H.-B. Wang，M.-L. Li，L. Chen，R. Liu，S. Baeg，S.-J. Wen，R. Wong，R. Fung，J.-S. Bi. Single Event Resilient Dynamic Logic Designs[J]. Journal of Electronic Testing，2014，306.