一種共面結(jié)構(gòu)的引線(xiàn)框架模型設(shè)計(jì)

通富微電子股份有限公司 王洪輝

南通大學(xué)專(zhuān)用集成電路設(shè)計(jì)重點(diǎn)實(shí)驗(yàn)室 孫海燕

本文以QFP80引線(xiàn)框架為研究對(duì)象，通過(guò)對(duì)傳遞關(guān)鍵信號(hào)的框架引腳進(jìn)行內(nèi)嵌式共面?zhèn)鬏斁€(xiàn)結(jié)構(gòu)設(shè)計(jì)，可以明顯提升其傳輸帶寬，仿真結(jié)果表明，具備共面?zhèn)鬏斁€(xiàn)結(jié)構(gòu)引線(xiàn)框架的最高工作頻率為4.8GHz@S11=-15dB，12.2GHz@S21=-1dB，共面?zhèn)鬏斁€(xiàn)結(jié)構(gòu)明顯提升了引線(xiàn)框架的可封裝帶寬。

一、簡(jiǎn)介

隨著集成電路工作速度、工作頻率的不斷上升，集成電路封裝中互連結(jié)構(gòu)的尺寸與信號(hào)工作波長(zhǎng)接近，互連結(jié)構(gòu)上不同點(diǎn)處的電平有著很大差異，導(dǎo)體對(duì)信號(hào)的響應(yīng)不僅是時(shí)間的函數(shù)，同時(shí)也是該點(diǎn)到信號(hào)入射點(diǎn)距離的函數(shù)，這種互連結(jié)構(gòu)上所呈現(xiàn)出的波動(dòng)效應(yīng)已成為高性能集成電路封裝中影響信號(hào)完整性和整個(gè)系統(tǒng)性能的主要因素，尤其是在高集成度、高密度的射頻多芯片組件封裝中。

本文以QFP80引線(xiàn)框架封裝為對(duì)象，研究其內(nèi)嵌式共面?zhèn)鬏斁€(xiàn)結(jié)構(gòu)設(shè)計(jì)。較其他外形的引線(xiàn)框架封裝而言，選取QFP系列封裝作為集成電路封裝的優(yōu)化對(duì)象具有以下優(yōu)勢(shì)：

（1）與SOP系列封裝相比，QFP具備較大的面積，可根據(jù)多芯片的布局要求，靈活的對(duì)內(nèi)部載片臺(tái)的面積進(jìn)行優(yōu)化，同時(shí)使鍵合線(xiàn)布線(xiàn)更趨于合理化。

（2）與QFN系列封裝相比，QFP具有更多的外引腳數(shù)量，可以實(shí)現(xiàn)較大規(guī)模的多芯片組件封裝要求，同時(shí)可以提供更多的引腳作為GND用途使用以滿(mǎn)足共面?zhèn)鬏斁€(xiàn)結(jié)構(gòu)的設(shè)計(jì)要求。

（3）QFP具備較寬的引腳和引腳間距，其優(yōu)越的內(nèi)部空間為優(yōu)化設(shè)計(jì)的開(kāi)展提供了保障。

二、引線(xiàn)框架建模

本文選取數(shù)量適中的80引腳的傳統(tǒng)QFP封裝作為研究對(duì)象，如圖1所示，整個(gè)封裝結(jié)構(gòu)由框架引腳、中間載片臺(tái)和塑封體組成，其中載片臺(tái)除了安放集成電路芯片外，在射頻多芯片組件封裝通常還作為GND使用。從圖1(a)中可知，傳統(tǒng)框架中的部分引腳設(shè)計(jì)為彎曲和直角結(jié)構(gòu)，除了受限于設(shè)計(jì)空間外，主要是提高產(chǎn)品的可靠率，與直線(xiàn)引腳結(jié)構(gòu)相比，具有彎曲或直角的引腳可以勾住凝固后的塑封體，從可靠性的角度保證了產(chǎn)品的質(zhì)量，但從信號(hào)的完整性而言，直角和彎角將造成整個(gè)傳輸通道上的阻抗不連續(xù)，形成信號(hào)的多重反射，影響信號(hào)的質(zhì)量。

圖1 (a)標(biāo)準(zhǔn)結(jié)構(gòu)；(b)構(gòu)思的共面?zhèn)鬏斁€(xiàn)結(jié)構(gòu)

根據(jù)前面的分析，在不改變傳統(tǒng)的塑封磨具、不改變傳統(tǒng)的塑封生產(chǎn)工藝、維持現(xiàn)有生產(chǎn)成本的前提下，本文對(duì)傳統(tǒng)的QFP80引線(xiàn)框架的優(yōu)化構(gòu)思模型如圖1(b)所示（圖中任意選取了三根引腳作為優(yōu)化定制對(duì)象）。從圖中可知，構(gòu)思封裝模型的長(zhǎng)度、寬度和高度和傳統(tǒng)的QFP80引線(xiàn)框架封裝一樣，這樣就確保了封裝磨具和封裝工藝與傳統(tǒng)QFP80的一致性避免了設(shè)備的升級(jí)換代，維持了現(xiàn)有的封裝成本（Jessie D,Larson L.Conformal mapping for buried CPW with finite grounds[J].Microwave Theory and Techniques,IEEE Transations on,1969,17(5):259-265;Ryuichi Oikawa,A Low-cost Wire-bonding Package Design with Package Built-in Three-dimensional Distributed Matching Circuit for over 5Gbps SerDes Applications[J].2009 Electronic Components and Technology Conference,2009:1098-1105;Ryuichi Oikawa,A Low-cost Wire-bonding Package Design with Package Built-in Three-dimensional 2009 Electronic Components and Technology Conference,2009）。

對(duì)比圖1(a)和圖1(b)，結(jié)合共面?zhèn)鬏斁€(xiàn)結(jié)構(gòu)的基本原則分析，基于構(gòu)思模型的QFP80引線(xiàn)框架傳統(tǒng)的QFP80引線(xiàn)框架的區(qū)別重點(diǎn)突出在以下方面：

（1）構(gòu)思模型中，關(guān)鍵的信號(hào)引腳被設(shè)計(jì)成為135度走線(xiàn)，并保持整個(gè)引腳的寬度為某一參數(shù)。這樣優(yōu)化的好處是135度走線(xiàn)可以保持良好的阻抗連續(xù)性，同時(shí)也可以在塑封料固化時(shí)鉗住塑封體以保持可靠性。

（2）關(guān)鍵信號(hào)兩側(cè)的GND引腳被重新設(shè)計(jì)，兩側(cè)GND引腳與中間信號(hào)引腳的間距被優(yōu)化為某一參數(shù)并保持恒定，根據(jù)共面?zhèn)鬏斁€(xiàn)理論，共面?zhèn)鬏斁€(xiàn)的特征阻抗除了與塑封材料的介電常數(shù)、塑封體的厚度和信號(hào)引腳的寬度和厚度有關(guān)外，還重點(diǎn)與兩側(cè)GND的間距密切相關(guān)，保持間距不變是維持阻抗連續(xù)性的一個(gè)必要條件。

（3）較傳統(tǒng)的QFP80引線(xiàn)框架而言，構(gòu)思模型中關(guān)鍵信號(hào)引腳和兩側(cè)GND引腳被延長(zhǎng)，其中兩側(cè)GND引腳被延長(zhǎng)與框架載片臺(tái)相連，一方面可以減少鍵合金絲的使用，既降低了芯片鍵合的復(fù)雜性，又降低了封裝中的金絲成本；另一方面減少了封裝中回路的電感，有效提高封裝帶寬。

結(jié)合傳輸線(xiàn)理論，共面?zhèn)鬏斁€(xiàn)結(jié)構(gòu)的有效介電常數(shù)εeff和特征阻抗Z0可分別表示為公式(1)和公式(2)（Darryl Jessie,Lawrence Larson.An Improved Leaded Small Outline Package and Equivalent Circuit[J].IEEE.Microwave And Wireless Components Letters,2003,13(7):273-275;H.Shi,J.Feng,W.Beyene,and X.C.Yuan,A Robust Physical Model Extraction Method For A Memory Devicewith Differential Routed Package Traces,In Proc[J].IEEE 13th Top.Electrical Performance Of Electronic Packaging Meeting,2004:135-138）。

其中C0代表波在自由空間的傳播速度，Ctop_air代表無(wú)塑封體介質(zhì)情況下上表面形成的電容，Ctop_dielectric代表有塑封體介質(zhì)情況下上表面形成的電容，Cbottom_air代表無(wú)塑封體介質(zhì)情況下導(dǎo)體下表面形成的電容，Cbottom_dielectric代表有塑封體介質(zhì)情況下導(dǎo)體下表面形成的電容，Cparallel_air代表無(wú)塑封體介質(zhì)情況下的電容，Cparallel_dielectric代表有塑封體介質(zhì)情況下的電容。

三、仿真分析

圖2所示為標(biāo)準(zhǔn)QFP80的3D封裝模型，綁定線(xiàn)將框架內(nèi)引腳和集成電路芯片相連，框架外引腳連接到PCB板的傳輸線(xiàn)上，封裝通道由PCB傳輸線(xiàn)、框架引腳及綁定線(xiàn)組成。

圖2 標(biāo)準(zhǔn)QFP80的3D封裝模型

從圖2中可知，該模型沒(méi)有包含集成電路芯片和鍵合線(xiàn)兩個(gè)主要組件，主要是為了單獨(dú)分析傳統(tǒng)框架引腳對(duì)射頻信號(hào)的傳輸能力。圖中每個(gè)信號(hào)通道兩端各接50Ω標(biāo)準(zhǔn)阻抗，其余通道均作為GND使用（孫海燕,孫玲.一種LQFP64引線(xiàn)框架封裝的優(yōu)化設(shè)計(jì)[J].電子與封裝,2011,11(09)）。

圖3 G-S-G模式仿真波形圖：(a)S11；(b)S21

為了方便地評(píng)估信號(hào)的傳輸帶寬，定義S11（回波損耗）等于-15dB、S21（插入損耗）等于-1dB為參考標(biāo)準(zhǔn)。圖3所示為G-S-G仿真后的波形對(duì)比圖，從圖3(a)中比較可知，G-S-G模式下，S11在1.58GHz等于-15dB，同樣在圖3(b)中，G-S-G模式下，S21在8.4GHz等于-1dB。

圖4所示進(jìn)一步給出了常規(guī)共面?zhèn)鬏斁€(xiàn)結(jié)構(gòu)的QFP80引線(xiàn)框架封裝3D模型，同樣為了單獨(dú)分析由S1、S2和S3組成的共面?zhèn)鬏斁€(xiàn)結(jié)構(gòu)對(duì)射頻信號(hào)傳輸?shù)挠绊?，該模型中也沒(méi)有包含集成電路芯片和鍵合線(xiàn)兩個(gè)主要組件，其中信號(hào)通道S2兩端各接50Ω阻抗，其余通道均作為GND使用。從圖中可知，優(yōu)化模型中對(duì)構(gòu)筑共面?zhèn)鬏斁€(xiàn)結(jié)構(gòu)的三根引腳進(jìn)行了重新設(shè)計(jì)，在工藝條件允許的情況下最大限度的增加了引腳長(zhǎng)度，布局上將GND引腳與框架直接相連以達(dá)到降低回路電感的目的。

圖4 具有常規(guī)共面?zhèn)鬏斁€(xiàn)結(jié)構(gòu)的QFP80封裝模型

對(duì)比圖3，優(yōu)化模型與傳統(tǒng)的QFP80封裝模型在封裝尺寸、塑封體尺寸、引腳厚度和封裝材料等方面保持一致，從而保證的封裝磨具、封裝工藝的統(tǒng)一性。此外，為了最大限度的實(shí)現(xiàn)阻抗匹配，在設(shè)計(jì)上保證中心信號(hào)引腳的寬度、信號(hào)引腳與兩側(cè)GND引腳的間距分別維持為某一變量，并且將該變量參數(shù)化，利用HFSS軟件完成參數(shù)化掃描仿真，找到最理想結(jié)果，該結(jié)果對(duì)應(yīng)的參數(shù)即為最優(yōu)的物理結(jié)構(gòu)值。

表1以信號(hào)通道S2的寬度為參變量列出了6種仿真方案，為了保證優(yōu)化設(shè)計(jì)的共面?zhèn)鬏斁€(xiàn)結(jié)構(gòu)所占空間與優(yōu)化前相當(dāng)，此處結(jié)合QFP80引線(xiàn)框架加工工藝，將內(nèi)部最大可利用空間設(shè)置為一常數(shù)，該常數(shù)等于0.660mm，因此當(dāng)信號(hào)通道S2的寬度確定后，則其與GND相應(yīng)的距離也一并確定。

表1 具有常規(guī)共面?zhèn)鬏斁€(xiàn)結(jié)構(gòu)的QFP80封裝模型參數(shù)設(shè)置

圖5所示為仿真得到的回波損耗S11和插入損耗S21。從圖5(a)中回波損耗曲線(xiàn)可得，方案1中，S11曲線(xiàn)首次跨越-15dB的臨界頻點(diǎn)為1.9GHz；方案2中臨界頻點(diǎn)為3.1GHz；方案3中臨界頻點(diǎn)為4.6GHz；方案4中臨界頻點(diǎn)為4.8GHz；方案5中臨界頻點(diǎn)為3.8GHz；方案6中臨界 頻點(diǎn)為2.6GHz。方案1到方案4呈現(xiàn)帶寬遞增的趨勢(shì)，其中方案3和方案4的頻點(diǎn)相當(dāng)，但方案4的低頻段回波損耗更?。环桨?到方案6呈現(xiàn)帶寬遞減的趨勢(shì)，其中要注意的是方案6，該參數(shù)配置中信號(hào)通道S2與兩側(cè)GND引腳的距離為0.130mm，小于工藝加工時(shí)對(duì)QFP80引線(xiàn)框架最小間距0.15mm的要求，此處仿真結(jié)果僅用來(lái)說(shuō)明整個(gè)配置方案的帶寬變化趨勢(shì)，因此由回波損耗的變化趨勢(shì)可得，方案4中的參數(shù)接近于最優(yōu)結(jié)構(gòu)的物理值。同理，從圖5(b)中的插入損耗曲線(xiàn)分析可得，方案1中，S21曲線(xiàn)首次跨越-1dB的臨界頻點(diǎn)為9.9GHz；方案2中臨界頻點(diǎn)為10.1GHz；方案3中臨界頻點(diǎn)為10.5GHz；方案4中臨界頻點(diǎn)為12.2GHz；方案5中臨界頻點(diǎn)為8.7GHz；方案6中臨界頻點(diǎn)為7.7GHz。對(duì)比回波損耗S11波形，插入損耗S21所呈現(xiàn)的帶寬趨勢(shì)與其一致進(jìn)一步驗(yàn)證了方案4中的參數(shù)接近于最優(yōu)結(jié)構(gòu)的物理值，與圖3所示中G-S-G模式下S11和S21相比，方案4的可封裝帶寬較傳統(tǒng)引線(xiàn)框架大幅提高，且優(yōu)勢(shì)明顯。

圖5 具有常規(guī)共面?zhèn)鬏斁€(xiàn)結(jié)構(gòu)的QFP80仿真波形圖：(a)S11；(b)S21

四、結(jié)論

本文以QFP80為對(duì)象，分析了傳輸線(xiàn)模型較傳統(tǒng)的RLCM集總參數(shù)模型在射頻引線(xiàn)框架封裝中的優(yōu)勢(shì)，并分析了其內(nèi)嵌式共面?zhèn)鬏斁€(xiàn)結(jié)構(gòu)設(shè)計(jì)的可行性，并用準(zhǔn)靜態(tài)的方法從理論上分析了該結(jié)構(gòu)的阻抗特性。同時(shí)，本文借助仿真軟件HFSS對(duì)具有常規(guī)共面?zhèn)鬏斁€(xiàn)結(jié)構(gòu)的引線(xiàn)框架進(jìn)行了建模設(shè)計(jì)和仿真設(shè)計(jì)，并進(jìn)行了優(yōu)化設(shè)計(jì)。仿真結(jié)果表明：具有常規(guī)共面結(jié)構(gòu)的引線(xiàn)框架可大幅提高其射頻傳輸性能。