基于VRC的自演化系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

李增武，姚睿

(南京航空航天大學(xué)，江蘇 南京 210016)

0 引言

自演化系統(tǒng)能夠在演化算法的控制下改變自身結(jié)構(gòu)演化得到目標(biāo)電路[1-2]?；贔PGA的片上可編程系統(tǒng)(system on a programmable chip，SOPC)設(shè)計(jì)可以對硬件資源的配置進(jìn)行反復(fù)修改，在保證電路功能不變的情況下改變自身結(jié)構(gòu)，實(shí)現(xiàn)自演化[3-5]。演化硬件(evolvable hardware，EHW)是實(shí)現(xiàn)自演化系統(tǒng)的硬件載體，VRC(vitual reconfigurable circuit)是一種實(shí)現(xiàn)EHW技術(shù)的虛擬電路結(jié)構(gòu)。VRC結(jié)構(gòu)是由設(shè)定的連線連接起來的一組規(guī)則的基本邏輯功能單元[6-8]，基本邏輯功能單元能夠根據(jù)配置位串實(shí)現(xiàn)自身功能的改變，連線也可以根據(jù)配置位串進(jìn)行控制，具有很好的靈活性和通用性。本文使用基于FPGA的SOPC設(shè)計(jì)方法實(shí)現(xiàn)基于VRC的自演化系統(tǒng)，并以演化2位乘法器電路進(jìn)行了驗(yàn)證。

1 自演化系統(tǒng)的總體結(jié)構(gòu)

自演化系統(tǒng)采用基于FPGA的SOPC設(shè)計(jì)方法實(shí)現(xiàn)，結(jié)構(gòu)如圖1所示。

自演化系統(tǒng)包括MicroBlaze軟核微處理器、通用異步通信接口UART及自定制的可進(jìn)化IP核等。MicroBlaze是系統(tǒng)的CPU，負(fù)責(zé)系統(tǒng)控制和指令的發(fā)布。UART負(fù)責(zé)FPGA和PC機(jī)的通信。在演化時(shí)系統(tǒng)需要對FPGA的資源進(jìn)行反復(fù)修改，因此需要自定制IP核以滿足該要求。

2 遺傳算法

本文選取遺傳算法(genetic algorithm，GA)作為系統(tǒng)演化算法。EA是理論基礎(chǔ)最為完備的演化算法，在演化算法中應(yīng)用較為廣泛。EA基于“適者生存”的原則，在每一次迭代過程中計(jì)算種群個(gè)體的適應(yīng)度值，并根據(jù)候選個(gè)體的適應(yīng)度值獲取該次迭代過程中的最優(yōu)解。通過競爭選擇機(jī)制，獲取適應(yīng)度值較高的個(gè)體，對這些個(gè)體的染色體進(jìn)行交叉、變異操作，產(chǎn)生新的種群。在迭代過程中，種群的部分個(gè)體不斷得到改進(jìn)，越來越靠近系統(tǒng)需要的最優(yōu)解，類似于大自然中的生物進(jìn)化過程。在搜索全局最優(yōu)解過程中能自動(dòng)積累搜索空間的知識，并自動(dòng)控制搜索過程以求得最優(yōu)解[9]。

EA的具體實(shí)現(xiàn)過程如下：

1) 初始化種群，編碼基因位串，建立算法和目標(biāo)問題的關(guān)聯(lián)。

2) 配置硬件電路，并計(jì)算個(gè)體的適應(yīng)度值。

3) 按照競爭選擇機(jī)制挑選適應(yīng)度值較高的個(gè)體，根據(jù)設(shè)定變異率對基因位串進(jìn)行交叉變異操作。

4) 若滿足最大迭代次數(shù)或達(dá)到最大適應(yīng)度值，則停止迭代操作，輸出最優(yōu)解，否則，轉(zhuǎn)到2) 。

3 可演化IP核設(shè)計(jì)

VRC電路的結(jié)構(gòu)如圖2所示。圖中VRC電路是由規(guī)則的基本可配置邏輯單元Cell陣列構(gòu)成的。Cell作為演化的基本單位，由Slice實(shí)現(xiàn)，是執(zhí)行運(yùn)算與數(shù)據(jù)處理的基本單元，可執(zhí)行與、或、非、同或、異或等操作。每個(gè)Cell有2個(gè)輸入和1個(gè)輸出。其中第一列Cell為輸入級，其輸入外接系統(tǒng)功能區(qū)的輸入；最后一列Cell為輸出級，其輸出作為系統(tǒng)功能區(qū)的輸出。其他每個(gè)Cell的輸入可通過多路器在其前相鄰2列Cell的輸出中選擇，輸出可作為其后相鄰2列Cell的輸入。每個(gè)Cell單元的功能配置和輸入選擇均由其配置寄存器的值決定。VRC電路可以簡化染色體編碼，具有較好的適用性和可移植性。本文所設(shè)計(jì)Cell陣列為5×8陣列。每個(gè)Cell單元的輸入均為16位，由高8位和低8位組成。第一列Cell單元輸入的高8位是演化機(jī)制開啟時(shí)的演化輸入，低8位是高8位的取反。2、3、4、5列的16位輸入的高8位為前一列的輸出，低8位由前一列輸入的高8位組成。

圖2 VRC電路結(jié)構(gòu)圖

VRC中的可配置功能單元Cell的內(nèi)部結(jié)構(gòu)如圖3所示。

中醫(yī)制劑能力建設(shè)是中醫(yī)院?？平ㄔO(shè)的重要方面，醫(yī)院從戰(zhàn)略角度，加強(qiáng)對制劑的研發(fā)、保護(hù)、推廣使用顯得尤為重要。在專科建設(shè)中，醫(yī)院要主動(dòng)尋求發(fā)展方向和突破點(diǎn)，制定有效的績效激勵(lì)機(jī)制，鼓勵(lì)臨床研究總結(jié)臨床療效好的治療方法，對于醫(yī)藥市場供應(yīng)缺失品種，有針對性的研發(fā)系列療效好的病種處方，加強(qiáng)中醫(yī)制劑的深入挖掘和保護(hù)，從而增強(qiáng)?？坪诵母偁幜?；加強(qiáng)中醫(yī)制劑的人才隊(duì)伍建設(shè)，創(chuàng)造良好的用人環(huán)境和氛圍，充分調(diào)動(dòng)臨床醫(yī)生、藥學(xué)研究人員等開發(fā)制劑新品種的積極性，鼓勵(lì)運(yùn)用新劑型、新技術(shù)促進(jìn)中藥特色療法的開展。

圖3 Cell內(nèi)部結(jié)構(gòu)圖

其核心是一個(gè)由4bit RAM構(gòu)成的LUT查找表，此外還包括2個(gè)16選1多路器。其中LUT查找表用于實(shí)現(xiàn)邏輯運(yùn)算功能，2個(gè)16選1多路器分別用于為2個(gè)輸入選擇輸入信號。Cell單元邏輯功能配置和2個(gè)輸入的選擇均可通過配置寄存器編程配置。

單個(gè)Cell的配置共需要16位染色體，其中16選1選擇器需要4位，LUT查找表的輸出選擇需要4位?？偟呐渲梦粩?shù)=3×4=12位。圖4所示為單個(gè)Cell的染色體分配圖，總共12位，存放染色體寄存器中。文中使用的VRC電路包含40個(gè)Cell單元，因此一個(gè)VRC電路陣列所需的染色體配置位=40×12=480位。

圖4 Cell染色體分配圖

4 自演化系統(tǒng)的軟件設(shè)計(jì)

1) 染色體的編碼方式

染色體是一組配置位串，能夠直接下載到FPGA中。EA能夠根據(jù)配置位串的不同對可演化的電路結(jié)構(gòu)進(jìn)行實(shí)時(shí)調(diào)整和評估，搜索得到最優(yōu)解。染色體的編碼方式可分為直接編碼和間接編碼。直接編碼是用一組二進(jìn)制編碼表示個(gè)體解。間接編碼是將電路的配置位串表示成多級，首先把配置位串表示成高層次的表達(dá)形式，再根據(jù)設(shè)定的對應(yīng)方式翻譯成可直接配置到FPGA的位串。直接編碼形式易于理解，更為直觀，但是如果電路結(jié)構(gòu)較為復(fù)雜，一組配置位串可能過長，不利于軟件的開發(fā)。間接編碼把配置位串分為多級編碼形式，如果電路結(jié)果比較簡單，則會把簡單問題復(fù)雜化。本文使用的VRC電路所需的配置位串位數(shù)為480bits ，配置位串不長，因此選擇直接編碼方式。

2) 適應(yīng)度計(jì)算

電路的適應(yīng)度值計(jì)算通過軟件完成。對于每種可能輸入，讀取硬件電路的輸出結(jié)果和期望值比較，根據(jù)兩者匹配的位數(shù)，決定個(gè)體適應(yīng)度值fitness增加多少。這樣循環(huán)操作，即可得到個(gè)體解對應(yīng)的適應(yīng)度值。

3) 種群初始化及個(gè)體解配置

4) 遺傳算法種群產(chǎn)生方法

在EA的操作過程中，產(chǎn)生種群的方式有兩種，在系統(tǒng)初始，通過隨機(jī)函數(shù)對種群進(jìn)行初始化，之后的每一代則通過競爭選擇、變異的方式產(chǎn)生新的種群。首先采用競爭選擇的方式，從父代中隨機(jī)選擇一定數(shù)量的個(gè)體，數(shù)量大小由設(shè)定的競爭選擇規(guī)模來確定，然后選擇出適應(yīng)度值最大的個(gè)體，進(jìn)行變異用于產(chǎn)生下一代種群。一共進(jìn)行P(種群規(guī)模)次該操作，產(chǎn)生新的種群。

在競爭選擇過程中，被挑選出的最大適應(yīng)度值個(gè)體需要進(jìn)行變異操作。變異是根據(jù)設(shè)定的變異率對個(gè)體解位串進(jìn)行翻轉(zhuǎn)實(shí)現(xiàn)的。為了保證變異的公平性，并保持種群發(fā)展的穩(wěn)定性，本文采用均勻隨機(jī)變異，設(shè)定的變異率較小。

5 自演化系統(tǒng)的板級驗(yàn)證及結(jié)果分析

下面以演化2位乘法器電路為例對自演化系統(tǒng)進(jìn)行驗(yàn)證。實(shí)驗(yàn)在Xilinx Virtex-6 ML605開發(fā)板上進(jìn)行。

1) 其他參數(shù)不變，種群規(guī)模N變化

保持變異率M=3/256，競爭選擇規(guī)模S=20，最大適應(yīng)度值MAX_FITNESS=64，為了兼顧各種情況，設(shè)定最大演化代數(shù)MAX_GEN=50 000，種群規(guī)模N的變化范圍為40～150。一共進(jìn)行13組實(shí)驗(yàn)，每組實(shí)驗(yàn)進(jìn)行20次，最終每組所得時(shí)間為20次實(shí)驗(yàn)花費(fèi)時(shí)間的平均值。統(tǒng)計(jì)N在不同值的情況下，在50 000代內(nèi)可達(dá)到的最大適應(yīng)度值max_fitness、對應(yīng)的演化代數(shù)Gen和對應(yīng)的時(shí)間t，如表1所示。達(dá)到最大適應(yīng)度值所對應(yīng)演化代數(shù)Gen與種群規(guī)模N的關(guān)系曲線如圖5所示。

表1 M=3/256、S=20，N變化時(shí)演化情況統(tǒng)計(jì)

圖5 找到最優(yōu)解時(shí)演化代數(shù)Gen和種群規(guī)模N的變化

由表1和圖5可知，種群規(guī)模N=104時(shí)，演化得到最優(yōu)解的平均演化代數(shù)和平均演化時(shí)長最小，演化速度最快。由圖5可知，演化速度隨著N的增大呈現(xiàn)先增大后減小的趨勢。種群規(guī)模不宜太大也不宜太小，當(dāng)N<96或者>128時(shí)，演化得到最優(yōu)解的速度明顯變慢很多。因此N的最佳取值在96～128。

2) 其他參數(shù)不變，競爭選擇規(guī)模S變化

保持種群規(guī)模N=104、變異率M=3/256、其他參數(shù)保持不變，競爭選擇規(guī)模S的變化范圍為1～30。共進(jìn)行10組實(shí)驗(yàn)，每組實(shí)驗(yàn)進(jìn)行20次，最終每組所得時(shí)間為20次實(shí)驗(yàn)花費(fèi)時(shí)間的平均值。統(tǒng)計(jì)S在不同值的情況下，在50 000代內(nèi)可達(dá)到的最大適應(yīng)度值max_fitness、對應(yīng)的演化代數(shù)Gen和對應(yīng)的時(shí)間t，如表2所示。達(dá)到最大適應(yīng)度值所對應(yīng)演化代數(shù)Gen與競爭選擇規(guī)模S的關(guān)系曲線如圖6所示。

表2 N=104、S=20，M變化時(shí)演化情況統(tǒng)計(jì)

圖6 找到最優(yōu)解時(shí)演化代數(shù)Gen和競爭選擇規(guī)模S的變化

由表2和圖6可知，演化速度隨著S的增大逐步加快，當(dāng)S增大到較強(qiáng)程度后呈現(xiàn)穩(wěn)定的趨勢。由圖6可知，演化得到最優(yōu)解的速度在1～13之間近似成倍增大。但是，S并不是越大越好，當(dāng)S>13以后，演化得到最優(yōu)解的速度基本穩(wěn)定。

6 結(jié)語

本文采用基于FPGA的SOPC設(shè)計(jì)方法設(shè)計(jì)了基于VRC的自演化系統(tǒng)。給出了自演化嵌入式系統(tǒng)的總體結(jié)構(gòu)，本文中的嵌入式系統(tǒng)是在Virtex ML605開發(fā)套件上開發(fā)實(shí)現(xiàn)的，通過演化 2位乘法器電路驗(yàn)證了自演化系統(tǒng)的有效性。實(shí)驗(yàn)結(jié)果表明，基于VRC的自演化系統(tǒng)每次演化均可搜索得到目標(biāo)電路，而且演化速度較快。由于能夠添加自定制IP核，因此該設(shè)計(jì)方法具有很好的靈活性和通用性，具有進(jìn)一步的研究價(jià)值。