LHAASO-WCDA時間刻度系統(tǒng)設計與實現(xiàn)

馬吉寧，孫志斌，鄭 福

（1.中國科學院國家空間科學中心北京100190；2.中國科學院大學北京100049）

大型高海拔空氣簇射觀測站（Large High Altitude Air Shower Observatory，LHAASO）是我國科學家在宇宙線研究領域提出的重大科研項目，以甚高能伽馬天文與宇宙線觀測研究為核心的國家十二五重大科技基礎設施項目之一，旨在探索高能宇宙線起源等重大物理課題[1]。LHAASO整體的探測器陣列有四部分，電磁粒子探測器陣列、繆子探測器陣列、水切倫科夫探測器陣列、水切倫科夫望遠鏡陣列，其中的水基切倫科夫探測器陣列（Water Cherenkov Detector Array，WCDA）是由4個150×150㎡的水深4.5 m的總面積為90000㎡大型水池構成。WCDA的主要功能是在甚高能中低能段對整個北天區(qū)的伽馬源進行巡天觀測。來自宇宙的宇宙線次級粒子在水中產(chǎn)生的切倫科夫光子經(jīng)過傳播達到探測器表面，經(jīng)過探測器的光電轉換形成電脈沖信號，利用電脈沖信號的時間信息和電荷信息可進行原始數(shù)據(jù)的重建。為了保證數(shù)據(jù)的正確性，需要對探測器進行標定。從數(shù)據(jù)的角度上來講，標定分為電荷標定和時間標定[2]。而對于WCDA來說，最主要的科學目標是發(fā)現(xiàn)新的甚高能γ輻射源，提高輻射源的樣本數(shù)量，具體實現(xiàn)是通過探測器單元記錄到的簇射信息重建出原初粒子方向[3]。

為了盡可能減小探測器對輻射源的指向誤差，探測器通道之間的相對時間差的標定就至關重要。本文基于LHAASO-WCDA時間標定方法[3，4]，以現(xiàn)場可編程邏輯門陣列FPGA和時間數(shù)字轉換器TDC7201為核心部件，設計了一種可遠距離傳輸?shù)臅r間刻度系統(tǒng)，實現(xiàn)了對多路探測器之間相對時間差的測量和修正，為WCDA的時間差標定提供了實施方案，從而進一步為宇宙線的精確重建奠定基礎。

1 系統(tǒng)設計方案

整個時間刻度系統(tǒng)主要由同步觸發(fā)單元、光源驅(qū)動單元、時間差測量單元三部分組成。由WCDA的時間標定方案可知，標定光源均勻分布在整個WCDA水池中，光源驅(qū)動單元也因此必須均勻分布于整個水池中。這就要求同步觸發(fā)單元發(fā)出的觸發(fā)信號需經(jīng)過遠距離的傳輸，傳輸距離最遠可達300米。常見的遠距離傳輸方案包括RS485、光纖通信等。光纖通信傳輸距離遠、通道之間時延小、環(huán)境影響小[5]，但原材料采購成本高、施工難度大、系統(tǒng)維護繁瑣；RS485滿足遠距通信要求（最遠1200 m）、線纜成本低、施工難度小、系統(tǒng)維護簡單、可以實現(xiàn)單脈沖傳輸，其最大的缺點在于各通道時延大，同步信號抖動。綜合考慮成本、工程實現(xiàn)以及RS485、光纖的優(yōu)缺點等因素，最終選擇RS485為觸發(fā)信號的傳輸介質(zhì)。因為電流傳遞的速度取決于介質(zhì)[6]，所以RS485的通道時延在系統(tǒng)設計完成后是固定值，時間測量模塊會選擇某一通道為基準信號，測量出其余通道與此通道的時間差。同步觸發(fā)單元會根據(jù)各通道的時間差對觸發(fā)信號進行修正。為使各路觸發(fā)信號靈活調(diào)節(jié)，同步觸發(fā)模塊輸出的多路同步信號之間的相對延時應可調(diào)節(jié)，以保證光源驅(qū)動單元接收到的同步觸發(fā)信號在100ns的誤差之內(nèi)。針對此同步性以及并行性要求，同步觸發(fā)模塊的核心控制芯片選用FPGA，F(xiàn)PGA的IO口數(shù)量眾多可以滿足多路信號輸出要求，由于FPGA采用并行工作方式，能滿足多路信號同時輸出，此外當FPGA的IO時鐘達到200 MHZ時，各路信號之間的時延精度可達到5 ns。時間差測量單元以TDC7201為核心，TDC7201內(nèi)置有兩個時間數(shù)字轉換器（TDC），架構簡單，無需昂貴的處理器，每個TDC可執(zhí)行秒表功能，測量START脈沖與多達5個STOP脈沖之間的時間間隔。整個系統(tǒng)的構成如圖1所示，其中不同光源驅(qū)動單元的時間差是在安裝前的線長測得，圖中做了簡化處理。

圖1 系統(tǒng)構成示意圖

2 同步觸發(fā)單元軟硬件設計

同步觸發(fā)單元是系統(tǒng)的核心部分，對觸發(fā)信號的分發(fā)以及修正都由此單元完成。整個單元分為上位機和下位機兩部分。上位機的功能是為各路觸發(fā)信號配置頻率、脈寬、時延等參數(shù)，并將各參數(shù)數(shù)據(jù)打包通過串口發(fā)送給下位機。下位機的功能為接收上位機發(fā)送來的參數(shù)數(shù)據(jù)，并以此配置各路觸發(fā)信號，將信號輸出。整個單元的功能框圖如圖2所示。

圖2 同步觸發(fā)單元功能框圖

2.1 下位機硬件電路設計

硬件電路的核心器件是Xilinx公司Virtex-5系列的高性能FPGA，以滿足高精度多通路的系統(tǒng)要求。由同步觸發(fā)單元的功能可知，RS232電路和RS485電路必不可少。整個電路板的主要部分包括電源電路、FLASH、FPGA、TTL轉RS232電路、TTL轉RS485電路等。電路板通過RS232串口線與上位機相連，以接收上位機發(fā)送來的數(shù)據(jù)。電路板通過RS485與脈沖光源驅(qū)動單元相連，已發(fā)送同步觸發(fā)信號。電路板由5V開關電源供電。硬件電路的結構示意圖如圖3所示。

圖3 同步觸發(fā)單元硬件電路結構示意圖

2.2 下位機程序設計

下位機程序基于Verilog硬件描述語言設計實現(xiàn)。由下位機的功能，可將下位機分為如下幾個模塊：1）串口接收模塊，用于接收上位機發(fā)送來的數(shù)據(jù)。串口接收模塊主要由波特率產(chǎn)生模塊和數(shù)據(jù)接收模塊組成。波特率產(chǎn)生模塊通過對時鐘信號分頻，產(chǎn)生實際所需要的波特率。數(shù)據(jù)接收模塊將串行數(shù)據(jù)轉化為并行數(shù)據(jù)發(fā)送給數(shù)據(jù)包解析模塊[7-8]。2）數(shù)據(jù)包解析模塊，用于解析接收到的數(shù)據(jù)包[9]；3）信號輸出模塊，根據(jù)從數(shù)據(jù)包解析出來的參數(shù)，配置相應通道的脈沖，并將脈沖輸出。下位機的邏輯電路圖如圖4所示。

圖4 下位機邏輯電路圖

2.3 上位機軟件設計

上位機軟件基于LabVIEW編寫。上位機與下位機的通信通過串口傳輸，使用LabVIEW中的VISA控件具體實現(xiàn)[10]。為了實現(xiàn)對多路觸發(fā)信號參數(shù)方便靈活的配置，上位機設計了3種配置模式。分別為統(tǒng)一配置模式、單獨配置模式和文件配置模式。統(tǒng)一配置模式下，可以實現(xiàn)對所有通路的脈寬、時延參數(shù)的一次性配置，所有通路的脈寬、時延參數(shù)相同。單獨配置模式下可選擇某一特定通路對其脈寬、時延參數(shù)進行單獨配置。文件配置模式下[11]，需按一定格式編寫配置文件，導入配置文件后，可對所有通路進行一次性配置，且每一通路下的配置參數(shù)可以不相同。3種配置模式配合使用，可以實現(xiàn)對多路信號靈活快捷的配置。上位機界面如圖5所示。

圖5 上位機界面

上位機程序的主體結構為循環(huán)結構和事件結構[12]。程序運行前要對串口進行配置，包括選擇正確的COM口、配置波特率、數(shù)據(jù)位、校驗位、停止位等參數(shù)。串口正確配置后，點擊運行按鈕，程序首先對串口進行初始化，然后進行事件的循環(huán)檢測。上位機運行流程如圖6所示。

圖6 上位機流程圖

2.4 數(shù)據(jù)包格式的設計

由于通道數(shù)較多，每個通道又需要獨立配置，再加上方便擴展等原因，需要對數(shù)據(jù)包的格式進行設計。數(shù)據(jù)包的格式設計如表1所示，其中，幀頭可以提高數(shù)據(jù)接收的容錯率。選項和通道的靈活定義可以方便之后各種參數(shù)的配置以及通道的擴展。

表1 數(shù)據(jù)包格式定義

3 光源驅(qū)動單元軟硬件設計

光源驅(qū)動單元被均勻在整個WCDA水池中，其功能是接收同步觸發(fā)單元通過RS485遠程發(fā)送來的觸發(fā)信號，并根據(jù)光源驅(qū)動單元的上位機發(fā)送來的配置信息，輸出光源驅(qū)動信號。光源驅(qū)動信號的頻率與觸發(fā)信號相同，脈寬、時延參數(shù)由上位機控制。光源驅(qū)動單元的電路與同步觸發(fā)單元的硬件電路大致相同，在同步觸發(fā)單元的基礎上增加了脈沖輸出電路[13]。此外，水池中的所有光源驅(qū)動單元由一個上位機控制，由于RS232不適合遠距離傳輸，光源驅(qū)動單元與上位機通過RS485進行數(shù)據(jù)傳輸[14]。光源驅(qū)動單元的邏輯電路圖如圖7所示。其中，rs_485端口用于連接上位機，trigger用于連接同步觸發(fā)單元發(fā)送來的觸發(fā)信號。pulse用來輸出驅(qū)動光源的脈沖。

圖7 光源驅(qū)動單元邏輯電路圖

光源驅(qū)動單元的上位機功能與觸發(fā)單元上位機的的非常相似，區(qū)別主要在于無需配置頻率參數(shù)。

4 時間測量單元

時間測量單元用來測量通道之間的時間差[15]，同步觸發(fā)單元會根據(jù)此時間差信息修正觸發(fā)信號的延時，從而使得各通道觸發(fā)信號同步到達各驅(qū)動單元。時間測量單元的硬件使用的是TI公司的MSP-430單片機和TDC7201時間數(shù)據(jù)轉換器。TDC7201內(nèi)置兩個時間數(shù)字轉換器（TDC），架構簡單，無需使用昂貴的FPGA或處理器。每個TDC均可執(zhí)行秒表功能，測量START脈沖與STOP脈沖之間的時間間隔[16]。該器件內(nèi)置自校準時基，可對時間進行補償。時間測量單元的功能框圖如圖8所示。

圖8 時間測量單元功能框圖

5 實驗結果分析

首先對同步觸發(fā)單元進行測試。使用RS232串口線連接上位機與電路板，運行上位機軟件，分別使用3種配置模式對觸發(fā)信號進行配置，調(diào)整頻率、脈寬、時延等參數(shù)，使用示波器測試輸出的觸發(fā)信號，驗證每種配置模式的效果是否正確。然后測試光源驅(qū)動單元。使用雙絞線連接同步觸發(fā)單元的輸出與光源驅(qū)動單元的輸入，同時連接同步觸發(fā)單元的上位機軟件和電路板，在上位機上更改脈寬、時延，測量脈沖輸出信號的頻率是否與同步觸發(fā)單元的輸出頻率相同，脈寬、時延是否與上位機的配置相同。

最后，對整個系統(tǒng)進行測試。選取一個光源驅(qū)動的輸出脈沖為基準信號，測量其余通道的輸出脈沖與基準脈沖的時間差，并以此時間差信息調(diào)整對應通道的時延參數(shù)。每個通道使用不同長度的雙絞線，修正前后的結果如圖9所示。實驗結果表明，各通道的時間差在20 ns以內(nèi)，滿足100 ns誤差的指標，同步性良好。

圖9 實驗結果

6 結束語

本系統(tǒng)實現(xiàn)觸發(fā)信號的遠程傳輸，并對傳輸后的觸發(fā)信號的時間差進行了測量，根據(jù)測量結果對時間差進行了修正，修正后的觸發(fā)信號的時間差在20 ns之內(nèi)，同步性能滿足了LAHSSO-WCDA時間標定方案的需求，為標定方案實施奠定了前期基礎。