基于FPGA+CPU的信號處理系統(tǒng)的設(shè)計與實現(xiàn)

上海廣電通信技術(shù)有限公司 李紅霞

0 引言

船舶駕駛員在駕駛船舶過程中，需要做到瞭望、定位、導(dǎo)航和避碰，這就要通過船用導(dǎo)航雷達(dá)來保證。船用導(dǎo)航雷達(dá)是船舶正常航行所必備的電子設(shè)備之一,在過彎道、船舶靠港和離開以及海上作業(yè)等方面起到了重要的作用[1]。

雷達(dá)系統(tǒng)的不斷升級相應(yīng)的要求大幅提升信號處理系統(tǒng)的計算速度、數(shù)據(jù)帶寬和傳輸速率[2]。而現(xiàn)有的雷達(dá)信號處理系統(tǒng)的運(yùn)算能力較低，傳送數(shù)據(jù)的速率不高，無法滿足現(xiàn)代信號處理的需求。因此增強(qiáng)雷達(dá)系統(tǒng)的運(yùn)算能力，提高傳送數(shù)據(jù)的速度是如今雷達(dá)信號處理亟待解決的問題。本文所采用的方案，可以很好地完成實時、可靠的雷達(dá)信號處理。

本文中的信號處理系統(tǒng)采用ADC+FPGA+CPU的系統(tǒng)架構(gòu)，集高密度計算與高速數(shù)據(jù)傳輸于一體，實現(xiàn)強(qiáng)大的信號處理及數(shù)據(jù)交換能力[1]，同時提高了系統(tǒng)的集成度。

1 系統(tǒng)設(shè)計

船用導(dǎo)航雷達(dá)信號處理的數(shù)據(jù)量大，對實時性和數(shù)據(jù)傳輸速率都要求較高，本文中針對以上特點，并結(jié)合 FPGA的流水性能以及通用CPU的并行處理能力，將算法合理分配至不同的處理器中，提升了信號處理能力和數(shù)據(jù)傳輸能力，降低成本的同時提高了系統(tǒng)的集成度。

船用導(dǎo)航雷達(dá)信號處理系統(tǒng)通過ADC對視頻信號進(jìn)行采樣，將模擬視頻信號轉(zhuǎn)換為數(shù)字化的視頻數(shù)據(jù)。FPGA接收雷達(dá)接口卡的觸發(fā)、船艏、方位等信號，計算得到當(dāng)前的方位碼信息，并且對數(shù)字化的視頻數(shù)據(jù)進(jìn)行同頻異步干擾抑制、脈間積累等處理。FPGA將此視頻通過PCIE總線發(fā)送至CPU進(jìn)行雜波抑制、增益控制等處理。CPU將處理后的視頻數(shù)據(jù)一方面通過PCI總線發(fā)送給雷達(dá)主機(jī)板進(jìn)行雷達(dá)畫面的顯示；一方面進(jìn)行點跡凝聚、目標(biāo)跟蹤等算法處理，之后通過串口將目標(biāo)航跡信息發(fā)送至雷達(dá)主機(jī)板進(jìn)行雷達(dá)二次信息的顯示。

2 硬件設(shè)計

圖1所示是船用導(dǎo)航雷達(dá)信號處理系統(tǒng)的ADC+FPGA+CPU系統(tǒng)設(shè)計方案。其中模數(shù)轉(zhuǎn)換器采用AD9628芯片，采樣頻率最高可達(dá)105MHz，量化位數(shù)為12位。首先利用高速差分運(yùn)放ADA4932-2把單端信號轉(zhuǎn)換成差分信號，再通過直流耦合方式送給AD9628進(jìn)行AD采集。時鐘信號由AD9512提供，F(xiàn)PGA通過SPI接口對AD9628、AD9512進(jìn)行配置。利用12對LVDS把AD9628與FPGA相連。

FPGA采用XILINX VIRTEX5系列的XC5VLX95T，其外圍掛載2組DDR2 SDRAM，每組位寬32位，容量為256MB，用于視頻數(shù)據(jù)的存儲。FPGA的軟件開發(fā)基于Xilinx ISE13.1集成開發(fā)環(huán)境，采用VHDL語言。

CPU采用通用的COMe模塊，其CPU為i5-4400E，主頻2.7GHz，雙核四線程，外圍搭載16GB的DDR3。CPU與FPGA之間通過PCIE總線進(jìn)行高速數(shù)據(jù)傳輸,線速率最高可達(dá)2.5Gbps。CPU與雷達(dá)主機(jī)板之間通過33MHz、32位的PCI總線傳送視頻數(shù)據(jù)，并通過串口進(jìn)行目標(biāo)航跡數(shù)據(jù)及雷達(dá)導(dǎo)航數(shù)據(jù)的傳輸，波特率最高可達(dá)115200bps。另外，它還提供10/100/1000Mbps自適應(yīng)的RJ45的網(wǎng)口、4路USB接口、1路VGA接口。

圖1 船用導(dǎo)航雷達(dá)信號處理系統(tǒng)的硬件結(jié)構(gòu)

3 軟件設(shè)計

軟件設(shè)計包括信號預(yù)處理、信號處理、目標(biāo)跟蹤三部分。

3.1 信號預(yù)處理軟件

信號預(yù)處理軟件基于FPGA的平臺實現(xiàn)，其功能主要包括：信號采集、方位碼計算、噪聲抑制等。

（1）信號采集

模擬視頻信號通過ADC轉(zhuǎn)化成數(shù)字視頻信號，F(xiàn)PGA控制其采樣時序，并依據(jù)重頻狀態(tài)，將相應(yīng)的數(shù)字視頻數(shù)據(jù)存儲至內(nèi)部FIFO中，當(dāng)讀信號有效時，讀出FIFO內(nèi)的數(shù)據(jù)，供其他模塊使用。

（2）方位碼計算

方位碼計算模塊接收觸發(fā)、船艏、方位信號和本艦船艏向信息和船艏校正信息，生成一個高精度的16位基于船艏方位碼和基于正北方位碼。此高精度方位信號，滿足跟蹤和顯示精度的需求。

圖2 方位碼計算示意圖

如圖2所示，當(dāng)前觸發(fā)上升沿到來時刻基于船艏的方位碼為：

（3）噪聲抑制

由于噪聲在空間上均勻分布，且往往幅值較小，可通過相鄰多個脈沖間相同距離上的視頻幅度取均值，用以抑制噪聲。但是如果每個脈沖都重新計算N條脈沖的均值，計算量和數(shù)據(jù)存儲量都是很大的考驗。為了提高運(yùn)算效率，節(jié)省存儲量，設(shè)計時采用滑窗的方法來實現(xiàn)脈間積累的累加操作。

3.2 信號處理軟件

信號處理軟件基于CPU的硬件平臺，在linux系統(tǒng)上進(jìn)行開發(fā)，其實現(xiàn)的功能主要包括：雜波抑制（海浪抑制、雨雪抑制）、增益控制、點跡凝聚等，并發(fā)送數(shù)據(jù)給目標(biāo)跟蹤模塊和雷達(dá)主機(jī)板。

（1）雜波抑制

由于雜波和干擾剩余是時變的，并且非均勻的分布在空間中，不同區(qū)間的雜波強(qiáng)度具有較大差別，所以船用導(dǎo)航雷達(dá)信號處理系統(tǒng)采用單元平均恒虛警算法進(jìn)行雜波抑制。

（2）增益控制

增益控制模塊接收雷達(dá)主機(jī)板的增益控制命令，對雜波抑制后的雜波剩余數(shù)據(jù)進(jìn)行增益控制，濾除噪聲，得到除去雜波和噪聲的視頻數(shù)據(jù)。

（3）點跡凝聚

點跡凝聚模塊接收每個脈沖的報文數(shù)據(jù)，經(jīng)過脈沖內(nèi)凝聚和脈沖間凝聚，從雷達(dá)回波視頻數(shù)據(jù)中，將真實目標(biāo)的回波以點跡的形式提取出來，將點跡數(shù)據(jù)以扇區(qū)為單位輸出給目標(biāo)跟蹤模塊。

3.3 目標(biāo)跟蹤軟件

目標(biāo)跟蹤軟件對凝聚后的點跡數(shù)據(jù)進(jìn)行數(shù)據(jù)關(guān)聯(lián),將同一目標(biāo)在不同掃掠間的點跡關(guān)聯(lián)在一起，然后對目標(biāo)的運(yùn)動信息進(jìn)行濾波平滑,形成一條可以形容目標(biāo)運(yùn)動態(tài)勢的航跡，并通過串口發(fā)送給雷達(dá)主機(jī)板進(jìn)行顯示，為操作人員提供參考信息，指導(dǎo)航行、規(guī)避危險目標(biāo)，保障航行安全。其中，數(shù)據(jù)關(guān)聯(lián)采用的算法是最近鄰關(guān)聯(lián)法，航跡濾波采用α-β勻速濾波器。

4 結(jié)束語

今后，船舶導(dǎo)航雷達(dá)的趨勢將是由雷達(dá)天線和雷達(dá)信號處理板以及普通PC機(jī)及顯示器組成一部性能優(yōu)異的雷達(dá)[3]。其中雷達(dá)信號處理板將是影響雷達(dá)性能的關(guān)鍵部分，因此雷達(dá)信號處理板的性能優(yōu)劣將直接影響雷達(dá)的整體性能。本文的導(dǎo)航雷達(dá)信號處理系統(tǒng)可以完成實時處理較大數(shù)據(jù)量的信號，并進(jìn)行非?？斓臄?shù)據(jù)傳送工作，針對現(xiàn)代雷達(dá)信號的特點設(shè)計的算法抗干擾能力強(qiáng)、靈敏度高、運(yùn)算效率高，可靠性好，滿足船用導(dǎo)航雷達(dá)的需求，實際應(yīng)用效果良好。