14位Single—slope ADC行為級(jí)建模與仿真

王玉嬌 黃靜 孫玲 韓笑 鄧洪海

摘 要： 單斜率型模/數(shù)轉(zhuǎn)換器以其簡(jiǎn)單的結(jié)構(gòu)、較高的分辨率和易于集成的優(yōu)勢(shì)，在紅外焦平面讀出電路設(shè)計(jì)中被廣泛應(yīng)用?；贛atlab軟件環(huán)境下的Simulink工具，建立了一個(gè)14位Single?slope ADC的系統(tǒng)模型。其充分討論Simulink工具下電路各單元模塊的具體實(shí)現(xiàn)和信號(hào)間的時(shí)序關(guān)系，給出電路的行為級(jí)仿真結(jié)果，為Single?slope ADC的集成電路設(shè)計(jì)與實(shí)現(xiàn)提供參考。

關(guān)鍵詞： 單斜模/數(shù)轉(zhuǎn)換器； 行為級(jí)建模； 紅外焦平面； Simulink； 集成電路設(shè)計(jì)； 功能仿真

中圖分類(lèi)號(hào)： TN492?34 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2018）16?0104?04

Abstract： As the single?slope ADC has the advantages of simple structure， high resolution， and easy integration， it has been widely used in the design of the infrared focal plane read?out circuit. Based on the Simulink tool in the Matlab software environment， a 14?bit single?slope ADC system model is built. The specific implementation utilizing the Simulink tool for each unit module of the circuit and the time sequence relationship among signals are fully discussed. The behavioral simulation results of the circuit are given， which provides a reference for the design and implementation of the single?slope ADC integrated circuit.

Keywords： Single?slope ADC； behavioral modeling； infrared focal plane； Simulink； integrated circuit design； functional simulation

0 引 言

紅外焦平面成像系統(tǒng)在軍事、醫(yī)療掃描、空間探測(cè)、環(huán)境監(jiān)控以及民用消費(fèi)電子方面有著廣泛的應(yīng)用[1]。紅外探測(cè)器是紅外焦平面成像系統(tǒng)的關(guān)鍵模塊之一，其一般由探測(cè)器陣列和讀出集成電路（Readout Integrated Circuit，ROIC）兩部分組成。為了便于系統(tǒng)后續(xù)數(shù)字化處理，集成了模/數(shù)轉(zhuǎn)換（Analog?to?Digital Converter， ADC）模塊的ROIC電路，實(shí)現(xiàn)了數(shù)字化讀出取代模擬讀出鏈，成為人們研究的熱點(diǎn)之一[2]。隨著半導(dǎo)體工藝的提升和集成電路設(shè)計(jì)技術(shù)的進(jìn)步，ADC一直朝著高精度、低功耗和高速的方向發(fā)展[3?5]。在全并行結(jié)構(gòu)（FLASH）、分級(jí)型結(jié)構(gòu)（Subranging）、流水線結(jié)構(gòu)（Pipeline）和逐次逼近型結(jié)構(gòu)（Successive Approximation Register，SAR）等多種不同結(jié)構(gòu)和實(shí)現(xiàn)方式的ADC中，Single?slope ADC 以其較高的分辨率和結(jié)構(gòu)簡(jiǎn)單的優(yōu)勢(shì)，非常適用于紅外焦平面讀出電路。

本文在深入掌握傳統(tǒng)Single?slope ADC工作原理的基礎(chǔ)上，結(jié)合紅外焦平面陣列的讀出電路特點(diǎn)，提出一種改進(jìn)的Single?slope ADC架構(gòu)。借助Matlab環(huán)境下的Simulink工具，完成一個(gè)14位Single?slope ADC電路的行為級(jí)建模，并進(jìn)行仿真分析，驗(yàn)證了改進(jìn)架構(gòu)的可行性。

1 電路工作原理

一個(gè)典型的Single?slope ADC電路系統(tǒng)框圖如圖1a）所示，由圖可見(jiàn)，該電路包含了一個(gè)斜坡發(fā)生器、一個(gè)時(shí)間間隔計(jì)數(shù)器、一個(gè)比較器、一個(gè)與門(mén)和一個(gè)產(chǎn)生輸出碼字的計(jì)數(shù)器[6]。轉(zhuǎn)換周期開(kāi)始時(shí)，模擬輸入信號(hào)輸入到比較器正相端，計(jì)數(shù)器被復(fù)位；時(shí)鐘信號(hào)一方面作用于時(shí)間間隔計(jì)數(shù)器，觸發(fā)斜坡發(fā)生器產(chǎn)生輸出信號(hào)到比較器的反相端，另一方面作用于與門(mén)，控制信號(hào)輸出；比較器的輸出結(jié)果與時(shí)鐘信號(hào)經(jīng)與門(mén)后作為輸出計(jì)數(shù)器的時(shí)鐘信號(hào)，觸發(fā)該計(jì)數(shù)器計(jì)數(shù)并輸出當(dāng)前模擬量的轉(zhuǎn)換結(jié)果。該圖中，當(dāng)斜坡發(fā)生器的信號(hào)小于模擬輸入信號(hào)時(shí)，比較器輸出高電位，與時(shí)鐘脈沖相與后觸發(fā)計(jì)數(shù)器計(jì)數(shù)；隨著斜坡信號(hào)的上升，當(dāng)斜坡信號(hào)大于模擬輸入信號(hào)時(shí)，比較器輸出低電位，與門(mén)輸出保持為低電位，計(jì)數(shù)器停止計(jì)數(shù)，輸出當(dāng)前的轉(zhuǎn)換值?？梢?jiàn)，Single?slope ADC是一種串行ADC，僅適用于紅外焦平面系統(tǒng)的單通道ADC轉(zhuǎn)換需求[7]。在紅外焦平面陣列中，若仍采用這種傳統(tǒng)Single?slope ADC架構(gòu)，那么，隨著通道數(shù)量的增加，讀出電路的面積也增加，降低了系統(tǒng)的集成度。因此，本文提出一種如圖1b）所示的改進(jìn)型Single?slope ADC架構(gòu)。在該架構(gòu)中，輸入通道增加了一個(gè)采樣保持模塊，但多個(gè)通道的模/數(shù)轉(zhuǎn)換可以共用一個(gè)計(jì)數(shù)器，從而有效減小電路面積，降低功耗，提高集成度。

由圖1b）可見(jiàn)，本文設(shè)計(jì)的Single?slope ADC電路包括采樣保持電路、斜坡發(fā)生器電路、比較器電路、鎖存器電路和計(jì)數(shù)器電路。首先，輸入的模擬信號(hào)經(jīng)采樣保持電路后送到比較器的同相端，斜坡發(fā)生器的輸出信號(hào)被送到比較器的反相端。接著，比較器對(duì)輸入的兩路信號(hào)進(jìn)行比較，當(dāng)輸入的模擬信號(hào)大于等于斜坡發(fā)生器的輸出信號(hào)時(shí)，比較器輸出高電平；當(dāng)輸入的模擬信號(hào)小于斜坡發(fā)生器的輸出信號(hào)時(shí)，比較器輸出低電平。然后，比較器的輸出信號(hào)被作為鎖存器的鎖存控制信號(hào)，不斷進(jìn)行周期計(jì)數(shù)的計(jì)數(shù)器輸出作為鎖存器的鎖存輸入信號(hào)。當(dāng)輸入模擬信號(hào)小于斜坡發(fā)生器的輸出信號(hào)，比較器輸出低電平時(shí)，鎖存器停止鎖存，并輸出此時(shí)的計(jì)數(shù)器狀態(tài)，從而實(shí)現(xiàn)模擬電平到數(shù)字電平的轉(zhuǎn)換。

2 改進(jìn)架構(gòu)的Single?slope ADC行為建模

根據(jù)圖1b）所示的Single?slope ADC系統(tǒng)框圖，在Matlab軟件環(huán)境下的Simulink工具中搭建一個(gè)14位Single?slope ADC系統(tǒng)模型的過(guò)程與分析如下。

2.1 采樣保持模塊

采樣保持電路用以確保Single?slope ADC在轉(zhuǎn)換期間保持輸入信號(hào)不變，以供后續(xù)電路進(jìn)行量化處理。結(jié)合計(jì)數(shù)器清零的要求，采樣保持電路時(shí)鐘CLK1與系統(tǒng)時(shí)鐘CLK2的周期關(guān)系如下：

2.2 斜坡發(fā)生器模塊

斜坡發(fā)生器是Single?slope ADC的關(guān)鍵模塊之一[8]，利用Simulink中Repeating Sequence模塊可產(chǎn)生一個(gè)線性的斜坡信號(hào)。該斜坡信號(hào)的取值范圍必須與輸入的模擬信號(hào)幅值變化范圍一致。本文取模擬輸入的范圍為：0～1 V，所以斜坡發(fā)生器的信號(hào)輸出范圍也為：0～1 V。此外，斜坡信號(hào)產(chǎn)生的時(shí)間周期和采樣時(shí)間周期相同，即0.163 85 ms。因此，Matlab中Repeating Sequence模塊參數(shù)設(shè)置如圖2所示。

2.3 比較器模塊

比較器用來(lái)比較采樣保持后輸出電壓和斜坡發(fā)生器輸出電壓：當(dāng)采樣保持電路的輸出電壓大于等于斜坡發(fā)生器的輸出電壓時(shí)，比較器的輸出為高電位；當(dāng)采樣保持電路的輸出電壓小于斜坡發(fā)生器的輸出電壓時(shí)，比較器的輸出為低電位[9]。

2.4 計(jì)數(shù)器模塊

計(jì)數(shù)器不斷地進(jìn)行周期性計(jì)數(shù)的同時(shí)還為鎖存器提供觸發(fā)鎖存信號(hào)。在設(shè)計(jì)仿真中，為了保證被量化的模擬輸入電平能夠得到相對(duì)應(yīng)的二進(jìn)制碼，產(chǎn)生斜坡信號(hào)的時(shí)間周期和計(jì)數(shù)器計(jì)數(shù)的時(shí)間周期相同[10]。按照量化單位與輸入模擬量的關(guān)系：[▽=12nVin]，當(dāng)轉(zhuǎn)換位數(shù)n為14，模擬輸入電壓Vin為0～1 V時(shí)，[▽=1214 V]。于是得到量化模擬輸入電平與二進(jìn)制碼的關(guān)系見(jiàn)表1。

利用Simulink中帶有清零功能的D觸發(fā)器，可實(shí)現(xiàn)n位同步計(jì)數(shù)器。圖3為使用14個(gè)D觸發(fā)器的模214同步計(jì)數(shù)器行為級(jí)模型示意圖，其中，CLK是計(jì)數(shù)器的時(shí)鐘輸入信號(hào)，CLR是清零信號(hào)，out0～out13為計(jì)數(shù)器的數(shù)字輸出。

2.5 鎖存器模塊

鎖存器電路是連接模擬輸入轉(zhuǎn)化為數(shù)字輸出的橋梁。利用Simulink中帶有觸發(fā)功能的D鎖存器，搭建了14位鎖存器行為級(jí)模型，實(shí)現(xiàn)同步鎖存的功能。圖4給出14位鎖存器的行為級(jí)建模示意圖。其中：輸入端C連接比較器的輸出，進(jìn)行高有效鎖存；輸入端D接計(jì)數(shù)器模塊的輸出端為out0～out13；Q0～Q13為鎖存后的數(shù)字輸出。比較器輸出高電位時(shí)，鎖存器對(duì)當(dāng)前時(shí)刻的數(shù)值狀態(tài)進(jìn)行鎖存并輸出；當(dāng)比較器翻轉(zhuǎn)輸出為低電位時(shí)，鎖存器鎖存的輸出值始終保持在翻轉(zhuǎn)時(shí)刻的數(shù)字狀態(tài)，直到下個(gè)時(shí)刻當(dāng)比較器輸出為高電位時(shí)再進(jìn)行高有效位的鎖存。

3 Single?slope ADC的行為級(jí)功能仿真

利用Simulink工具，本文還搭建了一個(gè)14位D/A轉(zhuǎn)換電路，用來(lái)檢驗(yàn)在相同時(shí)刻下，數(shù)字輸出再經(jīng)過(guò)D/A轉(zhuǎn)換電路后的輸出波形與采樣保持的輸出波形是否一致。設(shè)輸入信號(hào)的周期為6.554 ms，采樣保持電路的周期為0.163 85 ms，仿真時(shí)間為10 ms。模擬輸入信號(hào)經(jīng)采樣保持后的輸出波形與數(shù)字輸出經(jīng)過(guò)D/A轉(zhuǎn)換電路的輸出波形如圖5所示，可以看出，相同時(shí)刻下，數(shù)字輸出再經(jīng)過(guò)D/A轉(zhuǎn)換后的波形和采樣保持后輸出的波形一致。比較器的輸出如圖6所示，可以看出采樣保持的電位越高，比較器高電位保持的時(shí)間越長(zhǎng)，反之越短。當(dāng)輸入為0.5 V時(shí)，經(jīng)D/A轉(zhuǎn)換電路得到的輸出波形如圖7所示，此時(shí)的模擬值為0.5 V，對(duì)應(yīng)的數(shù)字量為8 192，鎖存器的輸出值為：10000000000000。與表1中給出的量化模擬輸入電平與二進(jìn)制碼所對(duì)應(yīng)關(guān)系10000000000000一致。

4 結(jié) 語(yǔ)

針對(duì)傳統(tǒng)Single?slope ADC架構(gòu)在紅外焦平面陣列的讀出集成電路應(yīng)用中的不足，提出一種改進(jìn)的Single?slope ADC架構(gòu)。利用Matlab環(huán)境下的Simulink工具，建立了改進(jìn)型Single?slope ADC的行為級(jí)仿真模型，并進(jìn)行了仿真驗(yàn)證分析。仿真結(jié)果表明，本文提出的改進(jìn)方案切實(shí)可行，為集成電路的晶體管級(jí)設(shè)計(jì)提供了有效參考。

參考文獻(xiàn)

[1] 劉鵬云.非制冷紅外焦平面陣列讀出電路設(shè)計(jì)研究[D].北京：北京理工大學(xué)，2015.

LIU Pengyun. Research and design of read?out circuit for uncooled infrared focal plane arrays [D]. Beijing： Beijing Institute of Technology， 2015.

[2] 李岳.一種10位Single?slope ADC的電路仿真與版圖設(shè)計(jì)[D].成都：電子科技大學(xué)，2015.

LI Yue. Circuit simulation and layout design of a 10?bit single?slope ADC [D]. Chengdu： University of Electronic Science and Technology of China， 2015.

[3] UCHIDA D， IKEBE M， MOTOHISA J， et al. A 12?bit， 5.5 μW single?slope ADC using intermittent working TDC with multi?phase clock signals [C]// Proceedings of 21st IEEE International Conference on Electronics， Circuits and Systems. Marseille： IEEE， 2014： 770?773.

[4] 徐文靜.CMOS圖像傳感器列級(jí)ADC研究與設(shè)計(jì)[D].天津：天津大學(xué)，2012.

XU Wenjing. Research and design of column?level ADC for CMOS image sensor [D]. Tianjin： Tianjin University， 2012.

[5] 白丕績(jī)，姚立斌.第三代紅外焦平面探測(cè)器讀出電路[J].紅外技術(shù)，2015，37（2）：89?96.

BAI Piji， YAO Libin. Read out integrated circuit for third?generation infrared focal plane detector [J]. Infrared technology， 2015， 37（2）： 89?96.

[6] TANG F， CHEN D G， WANG B， et al. Low?power CMOS image sensor based on column?parallel single?slope/SAR quantization scheme [J]. IEEE transactions on electron devices， 2013， 60（8）： 2561?2566.

[7] KIM， D， SONG M. An enhanced dynamic?range CMOS image sensor using a digital logarithmic single?slope ADC [J]. IEEE transactions on circuits & systems II： express briefs， 2012， 59（10）： 653?657.

[8] 周云.無(wú)TEC非制冷紅外焦平面讀出電路的研究[D].成都：電子科技大學(xué)，2013.

ZHOU Yun. Research on TEC?less uncooled infrared focal plane readout integrate circuit [D]. Chengdu： University of Electronic Science and Technology of China， 2013.

[9] 韓笑，孫玲，吳秀山.Simulink環(huán)境下的SAR ADC行為建模與仿真分析[J].現(xiàn)代電子技術(shù)，2017，40（6）：136?139.

HAN Xiao， SUN Ling， WU Xiushan. SAR ADC behavior modeling and simulation analysis under Simulink environment [J]. Modern electronics technique， 2017， 40（6）： 136?139.

[10] SHINOZUKA Y， SHIRAISHI K， FURUTA M， et al. A single?slope based low?noise ADC with input?signal?dependent multiple sampling scheme for CMOS image sensors [C]// Proceedings of IEEE International Symposium on Circuits and Systems. Lisbon： IEEE， 2015： 357?360.