STM—1接口板業(yè)務(wù)監(jiān)控與信令處理模塊硬件設(shè)計

趙劍川

摘 要： 在GU系統(tǒng)中，通常采用STM-1接口板實現(xiàn)傳輸和接收核心網(wǎng)過來的STM-1語音信號的功能，并在內(nèi)部做包轉(zhuǎn)換（IP包/STM-1信元）處理。介紹了STM-1平臺的硬件整體設(shè)計方案，分析了STM-1業(yè)務(wù)處理模塊功能和主要作用；對STM-1信元接口轉(zhuǎn)換芯片和STM-1業(yè)務(wù)監(jiān)控與信令處理模塊器件等進(jìn)行了設(shè)計選型；并對STM-1業(yè)務(wù)監(jiān)控與信令處理模塊、電源、時鐘等進(jìn)行了設(shè)計。作者所做的工作是完成此接口板的原理圖設(shè)計和PCB制版，并對專用芯片的內(nèi)部和外圍器件作初始化設(shè)置等。

關(guān)鍵詞： GU系統(tǒng)；STM-1接口板；監(jiān)控與信令處理模塊；硬件設(shè)計

1. 整體方案設(shè)計

STM-1接口板主要完成的工作是STM-1信元的打包和解包工作。下行方向，STM-1接口板把移動交換中心（MSC）過來的STM-1信元的PAYLOAD提取出來，打包成以太網(wǎng)包，送給業(yè)務(wù)處理單元。上行方向，STM-1接口板把背板過來的以太網(wǎng)包的PAYLOAD提取出來，打包成STM-1信元，上傳給移動交換中心（MSC）[1]。硬件整體框架如圖1所示。

上圖中，STM-1業(yè)務(wù)監(jiān)控與信令處理模塊：P2020小系統(tǒng)的業(yè)務(wù)監(jiān)控部分主要完成STM-1業(yè)務(wù)處理模塊的芯片配置、程序加載、監(jiān)控功能；P2020將base域的SGMII接口，通過FPGA轉(zhuǎn)為GMII接口與P2020連接，實現(xiàn)管理數(shù)據(jù)的傳輸；P2020與FPGA間SGMII接口完成MTP2以及帶內(nèi)信令的處理工作。

2.STM-1業(yè)務(wù)處理模塊功能

STM-1業(yè)務(wù)處理模塊主要完成的工作是STM-1信元的打包和解包工作。下行方向，STM-1 接口板把移動交換中心（MSC）過來的STM-1信元的PAYLOAD提取出來，打包成以太網(wǎng)包，送給業(yè)務(wù)處理單元。上行方向，STM-1接口板把背板過來的以太網(wǎng)包的PAYLOAD提取出來，打包成STM-1信元，上傳給移動交換中心（MSC）。STM-1業(yè)務(wù)處理模塊主要包括兩大芯片，一個是STM-1信元接口轉(zhuǎn)換芯片，一個是FPGA芯片。STM-1信元接口轉(zhuǎn)換芯片主要完成STM-1信元PAYLOAD提取與插入工作，實現(xiàn)數(shù)字光收發(fā)器接口與FPGA之間的連接，完成時鐘信號和數(shù)據(jù)信息的傳輸。FPGA主要完成STM-1信元與以太網(wǎng)包的轉(zhuǎn)換工作[2]。

2.1 STM-1信元接口轉(zhuǎn)換芯片選型

設(shè)計過程主要實現(xiàn)：

1）2路STM-1信元接口；

2）IP包在SDH上的傳輸，即以太網(wǎng)和SDH的協(xié)議轉(zhuǎn)換功能，要求SDH的通道可以由用戶進(jìn)行配置；

3）實現(xiàn)64kbps TDM語音業(yè)務(wù)在SDH上的傳輸，從以太網(wǎng)收到I-TDM的包，轉(zhuǎn)換為標(biāo)準(zhǔn)STM-1里的一個E1里的一個64K時隙，能夠跟PSTN相對接；

4）實現(xiàn)STM-1信元的時鐘信號、數(shù)據(jù)信息的提取和插入；

5）體積盡量小。

選用芯片型號為PMC5320，芯片主要技術(shù)參數(shù)：

1）提供工業(yè)標(biāo)準(zhǔn)77.76MHz的8位電信總線接口；

2）為控制和監(jiān)測提供通用16位微處理器連接接口；

3）為單板邊界掃描測試提供專用JTAG測試接口；

4）核電壓：1.8V，IO電壓：3.3V，最大功耗1.6W；

5）封裝：196-Pin CABGA。

PMC5320符合STM-1信元接口轉(zhuǎn)換芯片對功能、體積以及價格的要求，為PLM已編碼器件，滿足設(shè)計需求。

2.2STM-1業(yè)務(wù)監(jiān)控與信令處理模塊器件選型

2.2.1POWER PC芯片選型

設(shè)計需求：

1）POWER PC實現(xiàn)FPGA程序加載、芯片參數(shù)配置和芯片調(diào)試功能；

2）POWER PC實現(xiàn)MTP2信令、帶內(nèi)信令以及HA處理功能；

3）POWER PC能夠處理8條滿負(fù)荷信令鏈路，即處理能力達(dá)到184*8=1472MIPS以上；

4） POWER PC具備3路以太網(wǎng)網(wǎng)口，實現(xiàn)1路面板調(diào)試網(wǎng)口和2路POWER PC與FPGA通信的千兆網(wǎng)口；

5）POWER PC具備32位（2片DDR）以上數(shù)據(jù)帶寬；

6）POWER PC需采用公司成熟的監(jiān)控平臺，保證系統(tǒng)運行的穩(wěn)定性。

選用的芯片型號為P2020NSE2KFC，芯片主要技術(shù)參數(shù)：

1）雙e500v2核，核處理頻率最高1.2GHz，2Kbyte的I-cache和D-cache；

2）理論最大處理能力達(dá)到大概3840 MIPS，能同時處理20條信令鏈路；

3）接口資源：3個eTSEC接口（支持IEEE1588協(xié)議），4個SERDES/SGMII接口，DDR2/DDR3、LOCAL BUS、IIC、以太網(wǎng)等接口支持；P2020NSE2KFC滿足STM-1業(yè)務(wù)監(jiān)控與信令處理模塊對芯片處理能力、接口資源以及功耗和體積的要求，為公司成熟開發(fā)平臺，滿足設(shè)計需求。

2.3 STM-1業(yè)務(wù)監(jiān)控與信令處理模塊設(shè)計

STM-1業(yè)務(wù)監(jiān)控與信令處理模塊主要完成的功能有：

1）FPGA程序加載。通過LOCAL BUS加載，程序存放在外掛FLASH里面；

2）芯片配置。通過LOCAL BUS配置PM5320與FPGA，POWER PC的所有配置和讀取均通過LOCAL BUS實現(xiàn)；

3）功能調(diào)試。通過MII接口連接以太網(wǎng)口，負(fù)責(zé)新板程序加載以及系統(tǒng)調(diào)試，后期程序升級時由主機通過背板的SGMII接口對FLASH進(jìn)行程序更新；

4）背板base域的SGMII口通過FPGA轉(zhuǎn)為GMII接口，連接到 POWER PC；

5）MTP2以及帶內(nèi)信令處理，通過FPGA與P2020之間的SGMII接口實現(xiàn)。

STM-1業(yè)務(wù)監(jiān)控與信令處理模塊架構(gòu)如圖2所示。

2.4 P2020電源設(shè)計

P2020芯片電源上電順序要求如下：

P2020的上電順序是保證1.8V的DDR電壓模塊最后上電并在規(guī)定時間內(nèi)達(dá)到穩(wěn)定就好了。具體要求可以把3.3V的輸出作為使能端電壓，去使能1.8V的正常輸出，從而達(dá)到1.8V電壓最后啟動。FPGA的供電電壓同時有0.9V核電壓，1.8V和3.3V電壓。由于該1.8V電壓與P2020的1.8V電壓共用輸出源，從上面第一步可知，1.8V的上電順序已經(jīng)在3.3V之后。接下來是保證0.9V的核電壓比3.3V電壓先上電就可以滿足要求，這可以通過配置芯片的SS端軟啟動引腳的電容值就可以達(dá)到要求了[3]。

1）P2020上電順序要求：

電源1： VDD，AVDD，BVDD，LVDD，OVDD，SVDD_SRDS，XVDD；

電源2： GVDD。

2）同一行的電源可不考慮先后順序，后一行電源上升到10%，前一行的必須上升到90%以上，同時所有電源要求在50 ms內(nèi)穩(wěn)定。

3）一般CPU核電壓比IO電源先上電，以免IO電流倒灌。

3.5 P2020芯片復(fù)位及配置

板卡上電后，復(fù)位芯片TPS3823輸出上電復(fù)位信號輸出給P2020的/HRESET復(fù)位P2020，P2020輸出復(fù)位信號/HRESET_REQ復(fù)位CPLD，Core_Clock時鐘由CCB_CLOCK倍頻產(chǎn)生。

2.6時鐘設(shè)計

本設(shè)計中，P2020需要一個100MHz時鐘信號通過時鐘分發(fā)器CDCV304提供給P2020_SYSCLK和P2020_DDRCLK，該100MHz時鐘信號由定制SI5335提供。

系統(tǒng)時鐘：P2020_SYSCLK，輸入范圍為64MHz～100MHz。本方案選擇100MHz，該時鐘信號由定制SI5335提供。CCB時鐘：266MHz～500MHz，與P2020_SYSCLK的比例可選擇4/5/6/8：1，本方案為5：1，即500MHz。內(nèi)核時鐘：533MHz～1000MHz，本方案中core0和core1時鐘選擇和CCB時鐘的比例為2：1，即為1.0GHz。DDR時鐘： P2020支持的DDR2時鐘范圍200MHz～333MHz；DDR3時鐘范圍333MHz～400MHz。

1）同步模式：此時DDR速率和CCB相等，接口時鐘為接口數(shù)據(jù)速率的一半；

2）異步模式：外部輸入時鐘P2020_DDRCLK，輸入范圍66.7MHz～100MHz。DDR接口時鐘和P2020_DDRCLK的比例可選擇為3/4/6/8/10/12：1；

3）本方案中默認(rèn)選擇同步模式，DDR2接口速率 500M。

3.結(jié)論

通過設(shè)備選型及整體功能測試，設(shè)計的 P2020NSE2KFC滿足STM-1業(yè)務(wù)監(jiān)控與信令處理模塊對芯片處理能力、接口資源以及功耗和體積的要求；STM-1業(yè)務(wù)監(jiān)控與信令處理模塊、電源、時鐘等設(shè)計符合規(guī)范，為公司成熟開發(fā)平臺，滿足設(shè)計需求。

參考文獻(xiàn)

[1]馬陳澤.移動核心網(wǎng)優(yōu)化分析系統(tǒng)-Gn接口信令處理模塊的研究與開發(fā)[D]. 重慶郵電大學(xué)， 2011.

[2]李鋒凡.基于LTE網(wǎng)絡(luò)的信令采集分析網(wǎng)絡(luò)監(jiān)測系統(tǒng)設(shè)計與實現(xiàn)[D]. 廈門大學(xué)， 2016.

[3]劉新功.多接口信令采集機硬件設(shè)計與實現(xiàn)[J]. 廣東通信技術(shù)， 2013（1）：38-41.